适用于一种低功耗DSP处理器的循环缓冲电路模块的系统设计
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 序言 | 第8-11页 |
| 1 引言 | 第11-16页 |
| 1.1 课题背景介绍 | 第11-12页 |
| 1.1.1 数字信号处理器概述 | 第11-12页 |
| 1.1.2 课题来源 | 第12页 |
| 1.2 背景和意义 | 第12-14页 |
| 1.3 循环处理技术研究 | 第14页 |
| 1.4 论文的组织结构 | 第14-16页 |
| 2 循环缓冲部件的功能设计 | 第16-32页 |
| 2.1 零开销循环单元 | 第16-20页 |
| 2.1.1 零开销循环单元的结构 | 第16-18页 |
| 2.1.2 零开销循环单元工作流程 | 第18-20页 |
| 2.2 循环缓冲部件的基本功能设计 | 第20-22页 |
| 2.2.1 循环体指令的定义 | 第20-21页 |
| 2.2.2 循环缓冲的四个阶段 | 第21-22页 |
| 2.3 循环缓冲支持的循环 | 第22-26页 |
| 2.3.1 单层循环 | 第22-24页 |
| 2.3.2 嵌套循环 | 第24-26页 |
| 2.4 循环缓冲对分支的响应 | 第26-30页 |
| 2.4.1 分支指令位于循环体指令之前 | 第26-27页 |
| 2.4.2 分支指令位于循环体指令之间 | 第27-29页 |
| 2.4.3 分支指令位于循环体指令之后 | 第29-30页 |
| 2.5 循环缓冲对中断的响应 | 第30-31页 |
| 2.6 本章小结 | 第31-32页 |
| 3 循环缓冲部件的结构设计 | 第32-55页 |
| 3.1 总体结构设计 | 第32-33页 |
| 3.2 控制模块的设计 | 第33-38页 |
| 3.2.1 控制模块结构设计 | 第33-34页 |
| 3.2.2 LB启动模块 | 第34-35页 |
| 3.2.3 循环参数寄存器 | 第35-36页 |
| 3.2.4 循环计数器递减控制模块 | 第36-38页 |
| 3.3 存储派发模块的设计 | 第38-45页 |
| 3.4 状态机 | 第45-54页 |
| 3.4.1 状态转换图 | 第46-47页 |
| 3.4.2 状态转换表 | 第47-54页 |
| 3.5 本章小结 | 第54-55页 |
| 4 循环缓冲部件的功能验证和分析 | 第55-73页 |
| 4.1 功能验证的方法 | 第55-57页 |
| 4.1.1 模拟验证 | 第55-56页 |
| 4.1.2 形式化验证 | 第56-57页 |
| 4.2 循环缓冲部件的模拟验证 | 第57-58页 |
| 4.3 循环缓冲部件存储派发模块的功能验证 | 第58-71页 |
| 4.3.1 单层循环的验证 | 第58-59页 |
| 4.3.2 嵌套循环的验证 | 第59-71页 |
| 4.4 循环缓冲部件的功耗分析 | 第71-72页 |
| 4.5 循环缓冲部件的综合报告 | 第72页 |
| 4.6 本章小结 | 第72-73页 |
| 5 结论 | 第73-75页 |
| 5.1 总结 | 第73页 |
| 5.2 展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 作者简历及攻读硕士 /博士学位期间取得的研究成果 | 第77-79页 |
| 学位论文数据集 | 第79页 |
