| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第14-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景 | 第16页 |
| 1.2 LDPC码译码算法研究现状 | 第16-18页 |
| 1.3 本文结构安排 | 第18-20页 |
| 第二章 概率计算原理及其算术单元实现方法 | 第20-30页 |
| 2.1 概率计算介绍与基本原理 | 第20-22页 |
| 2.2 基于线性有限状态机的算术单元实现方法 | 第22-27页 |
| 2.3 性能分析 | 第27-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 基于概率计算的LDPC译码算法 | 第30-65页 |
| 3.1 LDPC原理 | 第30-36页 |
| 3.1.1 LDPC码定义及Tanner图表示 | 第30-32页 |
| 3.1.2 编码原理 | 第32-35页 |
| 3.1.3 译码原理 | 第35-36页 |
| 3.2 传统LDPC译码算法 | 第36-44页 |
| 3.2.1 BP译码算法 | 第36-39页 |
| 3.2.2 LLR BP译码算法 | 第39-40页 |
| 3.2.3 最小和算法 | 第40-44页 |
| 3.3 传统概率LDPC译码算法 | 第44-53页 |
| 3.4 高性能概率LDPC译码算法 | 第53-64页 |
| 3.5 本章小结 | 第64-65页 |
| 第四章 基于概率计算的包编码LDPC译码算法 | 第65-80页 |
| 4.1 基于概率LDPC译码的包编码原理 | 第65-69页 |
| 4.2 包编码LDPC译码原理 | 第69-74页 |
| 4.2.1 硬译码原理 | 第69-70页 |
| 4.2.2 软译码原理 | 第70-73页 |
| 4.2.3 接收端解比特选择 | 第73-74页 |
| 4.3 基于概率计算的低复杂度包编码译码算法 | 第74-76页 |
| 4.4 性能仿真分析 | 第76-79页 |
| 4.5 本章小结 | 第79-80页 |
| 第五章 基于概率LDPC译码器的RTL实现 | 第80-94页 |
| 5.1 LDPC概率译码器总体结构 | 第80-81页 |
| 5.2 NDS模块 | 第81-82页 |
| 5.3 缓存模块 | 第82页 |
| 5.4 迭代译码模块 | 第82-90页 |
| 5.4.1 控制状态机模块 | 第83-84页 |
| 5.4.2 随机数模块 | 第84-85页 |
| 5.4.3 信息转换模块 | 第85页 |
| 5.4.4 概率译码模块 | 第85-90页 |
| 5.4.5 输出模块 | 第90页 |
| 5.5 概率LDPC译码系统的仿真验证 | 第90-93页 |
| 5.5.1 Simulink与Modelsim协同仿真 | 第90-92页 |
| 5.5.2 性能验证 | 第92-93页 |
| 5.6 本章小结 | 第93-94页 |
| 第六章 总结与展望 | 第94-96页 |
| 致谢 | 第96-97页 |
| 参考文献 | 第97-100页 |
| 个人简介 | 第100-101页 |
| 学位论文评审后修改说明表 | 第101-102页 |
| 学位论文答辩后勘误修订说明表 | 第102页 |