基于CORDIC算法的DDS研究及FPGA实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 课题研究背景 | 第11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 课题研究意义 | 第12页 |
| 1.4 本文的主要内容 | 第12-15页 |
| 第2章 相关知识介绍 | 第15-33页 |
| 2.1 直接数字频率合成技术 | 第15-19页 |
| 2.1.1 DDS的基本原理 | 第15-16页 |
| 2.1.2 DDS的基本结构 | 第16-17页 |
| 2.1.2.1 相位累加器 | 第17页 |
| 2.1.2.2 波形存储器 | 第17页 |
| 2.1.2.3 数模转换器 | 第17页 |
| 2.1.2.4 低通滤波器 | 第17页 |
| 2.1.3 DDS的频谱分析 | 第17-19页 |
| 2.1.3.1 理想DDS的频谱分析 | 第17-18页 |
| 2.1.3.2 实际DDS的频谱分析 | 第18-19页 |
| 2.1.4 DDS的杂散抑制 | 第19页 |
| 2.2 CORDIC算法 | 第19-26页 |
| 2.2.1 CORDIC算法的基本原理 | 第20-23页 |
| 2.2.2 CORDIC算法的工作模式 | 第23-24页 |
| 2.2.2.1 CORDIC旋转模式 | 第23页 |
| 2.2.2.2 CORDI向量模式 | 第23-24页 |
| 2.2.3 CORDIC算法的基本结构 | 第24-26页 |
| 2.2.3.1 循环迭代结构 | 第24-25页 |
| 2.2.3.2 流水线迭代结构 | 第25-26页 |
| 2.3 锁相放大器的相关知识 | 第26-30页 |
| 2.3.1 锁相放大器的基本概念 | 第26页 |
| 2.3.2 锁相放大器的基本原理 | 第26-28页 |
| 2.3.2.1 相关函数 | 第26-27页 |
| 2.3.2.2 互相关检测技术 | 第27-28页 |
| 2.3.3 数字相关解调算法 | 第28页 |
| 2.3.4 双通道数字相关解调 | 第28-30页 |
| 2.4 数字积分电路原理 | 第30-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第3章 基于CORDIC算法DDS的总体设计 | 第33-47页 |
| 3.1 DDS系统结构设计 | 第33-44页 |
| 3.1.1 Angle_core角度累加器 | 第35-36页 |
| 3.1.2 Kernel模块 | 第36-44页 |
| 3.1.2.1 Cordic模块 | 第36-39页 |
| 3.1.2.2 Signal_gen模块 | 第39-44页 |
| 3.2 幅度检测模块的改进 | 第44-47页 |
| 第4章 基于CORDIC算法DDS的FPGA实现 | 第47-67页 |
| 4.1 FPGA技术及开发平台简介 | 第47-48页 |
| 4.2 设计主要指标 | 第48页 |
| 4.3 功能仿真 | 第48-58页 |
| 4.3.1 PLL分频模块 | 第48-49页 |
| 4.3.2 Angle_core模块 | 第49-51页 |
| 4.3.3 kernel模块 | 第51-57页 |
| 4.3.3.1 Cordic算法模块 | 第51-52页 |
| 4.3.3.2 Sign_gen算法模块 | 第52-57页 |
| 4.3.4 系统总体仿真 | 第57-58页 |
| 4.4 逻辑综合 | 第58-61页 |
| 4.4.1 主要模块综合后的RTL电路图 | 第58-60页 |
| 4.4.2 系统关键路径 | 第60-61页 |
| 4.4.3 生成可复用的IP | 第61页 |
| 4.5 测试结果及性能分析 | 第61-64页 |
| 4.5.1 Angle_core模块资源消耗 | 第62页 |
| 4.5.2 kernel模块资源消耗对比 | 第62-63页 |
| 4.5.3 性能分析 | 第63-64页 |
| 4.6 系统硬件实现 | 第64-65页 |
| 4.7 本章小结 | 第65-67页 |
| 第5章 总结与展望 | 第67-69页 |
| 5.1 本文工作总结 | 第67页 |
| 5.2 进一步的工作与展望 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73页 |
