基于FPGA的LOP算法的设计与性能分析
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题来源及研究目的 | 第9页 |
| ·国内外研究概况 | 第9-12页 |
| ·论文研究的主要内容 | 第12-13页 |
| ·论文结构 | 第13-15页 |
| 第二章 浮点乘加融合体系的结构 | 第15-21页 |
| ·基础概念介绍 | 第15-16页 |
| ·浮点乘加融合体系结构 | 第16-17页 |
| ·LOP算法的不同结构 | 第17-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 二操作数LOP模块的实现 | 第21-35页 |
| ·LOP算法结构 | 第21-22页 |
| ·3:2CSA模块设计与仿真 | 第22-25页 |
| ·3:2CSA进位存储加法器 | 第22-23页 |
| ·3:2CSA进位存储加法器移位电路的设计 | 第23-25页 |
| ·3:2CSA进位存储加法器模块的性能分析 | 第25-28页 |
| ·逻辑综合工具Design Complier简介 | 第25-26页 |
| ·3:2CSA进位存储加法器模块的性能数据 | 第26-27页 |
| ·3:2CSA进位存储加法器关键路径 | 第27-28页 |
| ·二操作数LOP算法的实现与性能分析 | 第28-33页 |
| ·二操作数LOP算法编码串 | 第28-29页 |
| ·二操作数LOP算法电路实现 | 第29-32页 |
| ·二操作数LOP算法电路性能数据 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 三操作数LOP算法设计和性能分析 | 第35-49页 |
| ·三操作数LOP算法编码串 | 第35-40页 |
| ·三操作数LOP算法的电路设计 | 第40-44页 |
| ·三操作数LOP算法性能分析 | 第44-45页 |
| ·LOP算法与三操作数LOP算法的性能分析 | 第45-48页 |
| ·电路原理分析 | 第45-46页 |
| ·性能分析 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 检测模块 | 第49-57页 |
| ·检测电路的逻辑规则 | 第49-53页 |
| ·各级电路仿真验证 | 第53-55页 |
| ·本章小结 | 第55-57页 |
| 第六章 总结与展望 | 第57-59页 |
| ·总结 | 第57-58页 |
| ·展望 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 附录A:攻读硕士期间发表的论文 | 第63-65页 |
| 附录B 53位 3:2CSA移位电路程序 | 第65-67页 |
| 附录C 53位 3:2CSA移位电路图 | 第67-69页 |
| 致谢 | 第69-70页 |