基于FPGA的浮点乘加融合部件的研究及算法
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·国内外研究概况 | 第9-13页 |
| ·浮点乘法器和浮点加法器 | 第9-11页 |
| ·浮点乘加融合的发展 | 第11-13页 |
| ·研究与实现意义 | 第13-14页 |
| ·论文研究内容 | 第14页 |
| ·论文主要贡献 | 第14-15页 |
| 第二章 64位浮点乘加融合体系结构 | 第15-19页 |
| ·浮点运算基础的介绍 | 第15-17页 |
| ·浮点数据格式 | 第15-16页 |
| ·浮点运算中基本概念 | 第16-17页 |
| ·浮点乘加融合系统结构 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 三操作数前导1预测算法的设计与性能分析 | 第19-39页 |
| ·前导1预测算法的结构 | 第19-20页 |
| ·浮点乘加运算中传统预测算法 | 第20-21页 |
| ·三操作数前导1预测算法设计与实现 | 第21-35页 |
| ·三操作数的预编码规则 | 第21-25页 |
| ·预编码规则的硬件实现方案 | 第25-30页 |
| ·编码树电路的逻辑规则 | 第30-35页 |
| ·仿真验证 | 第35-36页 |
| ·两操作数与三操作数的前导1预测算法的性能分析 | 第36-37页 |
| ·本章小节 | 第37-39页 |
| 第四章 浮点乘加融合体系结构的设计 | 第39-53页 |
| ·解码模块 | 第39-41页 |
| ·乘加器设计 | 第41-50页 |
| ·部分积符号扩展和部分积的形成 | 第42-43页 |
| ·部分积的形成设计 | 第43-44页 |
| ·部分积选择器 | 第44-46页 |
| ·3：2CSA和 4：2CSA设计 | 第46-50页 |
| ·对阶移位 | 第50-52页 |
| ·舍入模块 | 第52页 |
| ·本章小结 | 第52-53页 |
| 第五章 浮点乘加融合系统仿真综合验证 | 第53-59页 |
| ·浮点乘加融合体系结构 | 第53-54页 |
| ·浮点乘加融合--模块仿真验证 | 第54-58页 |
| ·操作数解码模块验证 | 第54-56页 |
| ·乘加器各模块仿真验证 | 第56-58页 |
| ·161位移位器验证 | 第58页 |
| ·前导1预测验证 | 第58页 |
| ·本章小结 | 第58-59页 |
| 第六章 总结与展望 | 第59-61页 |
| ·总结 | 第59-60页 |
| ·展望 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 附录 | 第63-67页 |
| 攻读学位期间所取得的相关科研成果 | 第67-69页 |
| 致谢 | 第69-70页 |
