LTE-A下行链路研究及其多核DSP实现
| 摘要 | 第1-8页 |
| Abstract | 第8-13页 |
| 第1章 绪论 | 第13-18页 |
| ·课题背景及意义 | 第13-15页 |
| ·LTE发展现状 | 第15-16页 |
| ·本文主要工作和内容安排 | 第16-18页 |
| 第2章 LTE下行链路技术分析 | 第18-25页 |
| ·LTE网络架构 | 第18-19页 |
| ·LTE网络协议栈 | 第19-21页 |
| ·下行信道结构 | 第21-22页 |
| ·传输信道 | 第21页 |
| ·物理信道 | 第21-22页 |
| ·帧结构与资源块 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 LTE下行链路信道处理研究与模块设计 | 第25-41页 |
| ·物理信道编码 | 第25-37页 |
| ·CRC | 第26-27页 |
| ·信道编码 | 第27-28页 |
| ·速率匹配与交织 | 第28-29页 |
| ·调制 | 第29-31页 |
| ·层映射 | 第31-33页 |
| ·预编码 | 第33-35页 |
| ·资源粒子映射 | 第35-37页 |
| ·物理层与高层协议栈交互设计 | 第37页 |
| ·小区搜索 | 第37-39页 |
| ·载波聚合 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 LTE下行链路多核DSP系统设计 | 第41-57页 |
| ·DSP核架构 | 第41-42页 |
| ·基带板架构 | 第42-44页 |
| ·基带子系统 | 第43-44页 |
| ·射频子系统 | 第44页 |
| ·时钟子系统 | 第44页 |
| ·物理层控制系统设计 | 第44-50页 |
| ·控制系统状态机设计 | 第45-46页 |
| ·DSP核交互机制设计 | 第46-47页 |
| ·基带数据流设计 | 第47-48页 |
| ·控制调度方案 | 第48页 |
| ·任务配置 | 第48-49页 |
| ·系统任务流水 | 第49-50页 |
| ·系统编程框架 | 第50-56页 |
| ·开发环境 | 第50页 |
| ·硬件开发平台 | 第50-51页 |
| ·可编程中断系统 | 第51-53页 |
| ·程序代码框架 | 第53-55页 |
| ·Memory划分 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第5章 系统仿真与仪器验证分析 | 第57-66页 |
| ·仿真验证 | 第57-60页 |
| ·DSP核指令流水线验证 | 第58页 |
| ·基带芯片中断系统验证 | 第58-59页 |
| ·LTE数据链路验证 | 第59-60页 |
| ·平台验证系统 | 第60-63页 |
| ·系统性能评估 | 第63-64页 |
| ·本章小结 | 第64-66页 |
| 总结与展望 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71-72页 |
| 附录A 攻读硕士学位期间发表的学术论文 | 第72页 |
