| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·信道编码的发展与应用 | 第7-11页 |
| ·信道编码的发展历史 | 第7-8页 |
| ·LDPC 码的发展历史与现状 | 第8-10页 |
| ·LDPC 码的应用 | 第10-11页 |
| ·本文研究背景和目的 | 第11页 |
| ·行文内容和安排 | 第11-13页 |
| 第二章 LDPC 码及其译码算法 | 第13-23页 |
| ·LDPC 码的概念 | 第13-15页 |
| ·LDPC 码的定义 | 第13页 |
| ·LDPC 码的 Tanner 图表示 | 第13-15页 |
| ·伪随机 LDPC 的概念和结构特点 | 第15-16页 |
| ·和积译码算法 | 第16-18页 |
| ·对数域和积算法 | 第18-19页 |
| ·最小和译码算法 | 第19-21页 |
| ·标准最小和译码算法 | 第19-20页 |
| ·归一化最小和译码算法 | 第20页 |
| ·带偏移量的最小和译码算法 | 第20-21页 |
| ·本章小结 | 第21-23页 |
| 第三章 伪随机 LDPC 码编码器的 FPGA 设计 | 第23-35页 |
| ·实现编码的码型选择及矩阵构造方案 | 第23-27页 |
| ·编码码型选择 | 第23页 |
| ·LDPC 码字结构 | 第23-24页 |
| ·H 矩阵的结构 | 第24-25页 |
| ·H S矩阵的构造方法 | 第25页 |
| ·矩阵构造举例 | 第25-27页 |
| ·伪随机 LDPC 码的编码方法 | 第27-29页 |
| ·传统编码算法 | 第27-28页 |
| ·基于 RU 算法的编码算法 | 第28页 |
| ·伪随机 LDPC 码的编码算法 | 第28-29页 |
| ·伪随机 LDPC 码编码器主要单元的设计 | 第29-33页 |
| ·伪随机 LDPC 码编码器的总体结构 | 第29-30页 |
| ·输入信号缓冲单元的设计 | 第30-31页 |
| ·编码器模块 | 第31-32页 |
| ·编码控制单元 | 第32-33页 |
| ·验证结果与性能分析 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 伪随机 LDPC 码译码器的 FPGA 设计 | 第35-47页 |
| ·伪随机 LDPC 码 FPGA 实现译码的码型选择 | 第35-36页 |
| ·伪随机 LDPC 码 FPGA 实现的译码算法选择 | 第36-37页 |
| ·归一化最小和算法的量化方案 | 第37-39页 |
| ·译码器整体结构设计 | 第39-41页 |
| ·伪随机 LDPC 码译码器的总体结构 | 第39-40页 |
| ·伪随机 LDPC 译码器的整体控制部分 | 第40-41页 |
| ·译码器分块单元设计 | 第41-45页 |
| ·信道初始似然值缓冲单元的设计 | 第41-42页 |
| ·变量节点处理单元的设计 | 第42-44页 |
| ·校验节点处理单元的设计 | 第44-45页 |
| ·判决结果输出缓冲单元的设计 | 第45页 |
| ·验证结果与性能分析 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 结束语 | 第47-49页 |
| 致谢 | 第49-51页 |
| 参考文献 | 第51-54页 |
