DSP64X中可配置主机并行接口的设计与验证
| 目录 | 第1-10页 |
| 摘要 | 第10-11页 |
| Abstract | 第11-13页 |
| 第一章 绪论 | 第13-21页 |
| ·数字信号处理器的概述 | 第13-18页 |
| ·DSP芯片的结构和特点 | 第13-15页 |
| ·DSP芯片的发展和分类 | 第15-16页 |
| ·DSP芯片的趋势和应用 | 第16-18页 |
| ·课题研究内容及背景 | 第18-20页 |
| ·论文的组织结构 | 第20-21页 |
| 第二章 可配置主机并行接口的协议描述 | 第21-32页 |
| ·HPI外部接口描述 | 第21-23页 |
| ·HPI的寄存器配置 | 第23-26页 |
| ·数据寄存器（HPID）的功能描述 | 第23页 |
| ·地址寄存器（HPIA）的功能描述 | 第23-24页 |
| ·控制寄存器（HPIC）的功能描述 | 第24-25页 |
| ·传输请求控制寄存器（TRCTL）的功能描述 | 第25-26页 |
| ·HPI的总线访问描述 | 第26-29页 |
| ·配置为HPI 16 模式的总线访问 | 第26-29页 |
| ·配置为HPI 32 模式的总线访问 | 第29页 |
| ·HPI的加载操作 | 第29-30页 |
| ·HPI的功能模块划分 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 主机并行接口的逻辑设计 | 第32-47页 |
| ·外部接口与控制模块 | 第32-35页 |
| ·主机接口状态机 | 第32-33页 |
| ·HPID读写请求信号 | 第33-34页 |
| ·HPI与外主机异步握手方案 | 第34-35页 |
| ·写缓存与控制模块 | 第35-39页 |
| ·写操作控制状态机 | 第36-37页 |
| ·写缓存管理原则 | 第37-38页 |
| ·写地址的更新处理 | 第38-39页 |
| ·读缓存与控制模块 | 第39-44页 |
| ·读操作控制状态机 | 第40-41页 |
| ·Edma未写回HPI数据计数器 | 第41-42页 |
| ·读缓存管理原则 | 第42-43页 |
| ·写HPID寄存器使能信号 | 第43-44页 |
| ·EDMA接口模块 | 第44-45页 |
| ·外设总线接口模块 | 第45页 |
| ·本章小结 | 第45-47页 |
| 第四章 主机并行接口的综合 | 第47-52页 |
| ·编码风格 | 第47-48页 |
| ·综合划分 | 第48页 |
| ·综合策略 | 第48-49页 |
| ·设计环境与约束 | 第49-50页 |
| ·设计环境 | 第49-50页 |
| ·设计约束 | 第50页 |
| ·综合的过程 | 第50-51页 |
| ·综合优化结果 | 第51页 |
| ·本章小结 | 第51-52页 |
| 第五章 主机并行接口的验证和测试 | 第52-69页 |
| ·验证方法的分类 | 第52-53页 |
| ·HPI部件的功能验证 | 第53-60页 |
| ·功能验证的内容 | 第54-55页 |
| ·验证结果及分析 | 第55-60页 |
| ·HPI部件的测试 | 第60-68页 |
| ·HPI仿真机的设计方案 | 第61-65页 |
| ·平台结构 | 第61-62页 |
| ·FPGA协议转变器 | 第62-64页 |
| ·协同软件 | 第64-65页 |
| ·测试的主要内容 | 第65页 |
| ·测试结果及分析 | 第65-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 结束语 | 第69-71页 |
| ·课题工作总结 | 第69页 |
| ·课题工作展望 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 作者在学期间取得的学术成果 | 第75页 |
