多通道可变采样率采集存储技术研究与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-15页 |
| ·数据采集系统概述 | 第9-10页 |
| ·发展历史与研究现状 | 第10-13页 |
| ·研究目的及意义 | 第13-14页 |
| ·论文内容安排 | 第14-15页 |
| 2 总体方案与技术难点 | 第15-20页 |
| ·本课题的主要研究内容 | 第15-17页 |
| ·方案的确定及技术难点分析 | 第17-19页 |
| ·方案的选择 | 第17页 |
| ·设计难点及解决途径 | 第17-19页 |
| ·本章小结 | 第19-20页 |
| 3 硬件电路设计 | 第20-44页 |
| ·供电电路设计 | 第20-22页 |
| ·前端调理滤波电路设计 | 第22-33页 |
| ·运放的选择 | 第22-23页 |
| ·阻抗匹配电路设计 | 第23-24页 |
| ·减法电路设计 | 第24-25页 |
| ·抗混叠滤波电路设计 | 第25-31页 |
| ·放大电路设计 | 第31-33页 |
| ·A/D 转换电路设计 | 第33-37页 |
| ·ADC 的选取 | 第33-34页 |
| ·A/D 转换电路的设计 | 第34-37页 |
| ·存储电路设计 | 第37-40页 |
| ·FPGA 配置电路设计 | 第40-41页 |
| ·PCB 设计 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 4 FPGA 逻辑设计 | 第44-55页 |
| ·通信协议设计 | 第44-46页 |
| ·采集控制模块设计 | 第46-47页 |
| ·异步 FIFO 与帧结构设计 | 第47-49页 |
| ·Flash 控制模块设计 | 第49-52页 |
| ·其他模块设计 | 第52-53页 |
| ·时钟管理模块设计 | 第52页 |
| ·接口逻辑设计 | 第52-53页 |
| ·本章小结 | 第53-55页 |
| 5 性能测试 | 第55-63页 |
| ·硬件电路测试 | 第55-58页 |
| ·减法电路测试 | 第55页 |
| ·滤波电路测试 | 第55-57页 |
| ·放大电路测试 | 第57页 |
| ·整个调理电路测试 | 第57-58页 |
| ·功能测试 | 第58-61页 |
| ·本章小结 | 第61-63页 |
| 6 总结与展望 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第67-68页 |
| 致谢 | 第68页 |
