| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·国内外网络测试仪技术研究现状 | 第7-10页 |
| ·国内外网络测试技术 | 第7-8页 |
| ·国内外网络测试仪简介 | 第8-10页 |
| ·本文的研究意义 | 第10页 |
| ·本文工作及内容安排 | 第10-13页 |
| 第二章 相关基础技术原理 | 第13-25页 |
| ·SDH原理 | 第13-15页 |
| ·SDH技术简介 | 第13-14页 |
| ·SDH映射原理简介 | 第14-15页 |
| ·10G以太网技术 | 第15-17页 |
| ·ATM技术 | 第17-20页 |
| ·ATM技术简介 | 第17-18页 |
| ·ATM信元结构 | 第18-20页 |
| ·PoS-PHY Level 3接口规范 | 第20-21页 |
| ·FPGA设计技术原理 | 第21-25页 |
| ·FPGA设计流程简介 | 第21-22页 |
| ·数字系统的状态机设计原理 | 第22-25页 |
| 第三章 多功能网络测试仪的总体方案设计 | 第25-47页 |
| ·多功能网络测试仪的功能 | 第25页 |
| ·多功能网络测试仪功能模块的实现 | 第25-31页 |
| ·测试数据处理器 | 第26-27页 |
| ·SDH处理器 | 第27-28页 |
| ·万兆以太网控制器 | 第28-29页 |
| ·微机控制系统 | 第29-30页 |
| ·一体化光收发器 | 第30页 |
| ·光收发器 | 第30-31页 |
| ·多功能网络测试仪工作流程 | 第31-36页 |
| ·10G以太网测试工作流程 | 第31-32页 |
| ·ATM以及PPP/HDLC网络测试工作流程 | 第32-36页 |
| ·测试数据处理器的实现方案 | 第36-47页 |
| ·时延测试模块 | 第36-39页 |
| ·调度模块 | 第39-40页 |
| ·ATM测试模块 | 第40-42页 |
| ·分组测试模块 | 第42页 |
| ·10G以太网测试模块 | 第42-44页 |
| ·相关接口模块 | 第44-47页 |
| 第四章 测试数据处理器部分子模块的FPGA设计与验证 | 第47-75页 |
| ·信元时延测试子模块设计与仿真验证 | 第47-61页 |
| ·发送方向设计与仿真验证 | 第47-50页 |
| ·接收方向设计与仿真验证 | 第50-61页 |
| ·PoS-PHY Level 3接口的设计与仿真验证 | 第61-67页 |
| ·PoS-PHY Level 3接口发送方向设计与仿真验证 | 第61-65页 |
| ·PoS-PHY Level 3接口接收方向设计与仿真验证 | 第65-67页 |
| ·调度模块的设计与仿真验证 | 第67-75页 |
| ·调度模块信元测试模式设计与仿真验证 | 第68-71页 |
| ·调度模块分组测试模式设计与仿真验证 | 第71-75页 |
| 第五章 网络时延与时延抖动测试技术研究 | 第75-85页 |
| ·网络时延测试技术及其研究 | 第75-79页 |
| ·时延测试技术概述 | 第75-77页 |
| ·一种非同步时延测试方法研究 | 第77-79页 |
| ·一种非同步新型时延抖动测试方法研究 | 第79-85页 |
| ·时延抖动测试技术概述 | 第79-80页 |
| ·一种非同步的新型时延抖动测试方法研究 | 第80-85页 |
| 结束语 | 第85-87页 |
| 致谢 | 第87-89页 |
| 参考文献 | 第89-91页 |
| 作者在读研期间研究成果 | 第91页 |
