超低相位噪声频率综合器研制
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景及意义 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·主要内容及章节安排 | 第9-11页 |
| 第二章 频率合成技术理论 | 第11-23页 |
| ·DDS频率合成器 | 第11-20页 |
| ·DDS基本原理 | 第11-12页 |
| ·DDS频谱分析 | 第12-17页 |
| ·DDS相位噪声分析 | 第17-19页 |
| ·DDS性能特点 | 第19-20页 |
| ·混频器相位噪声和杂散分析 | 第20-21页 |
| ·分频器相位噪声和杂散分析 | 第21-23页 |
| 第三章 方案论证和原理分析 | 第23-29页 |
| ·课题指标 | 第23-24页 |
| ·输入约束条件 | 第23页 |
| ·基准频率源输出要求 | 第23-24页 |
| ·方案的设计与选择 | 第24-29页 |
| ·DDS激励PLL方式 | 第24-25页 |
| ·PLL激励DDS方式 | 第25-26页 |
| ·DDS与2分频输出混频方式 | 第26-29页 |
| 第四章 频综的电路设计与实现 | 第29-47页 |
| ·整机设计 | 第29页 |
| ·具体硬件电路设计 | 第29-42页 |
| ·DC/DC电源及开关机控制电路设计 | 第30-32页 |
| ·正弦-CMOS转换电路设计 | 第32-33页 |
| ·DDS电路设计 | 第33-38页 |
| ·复位电路设计 | 第38页 |
| ·接口隔离电路设计 | 第38-39页 |
| ·控制电路设计 | 第39-41页 |
| ·阻抗匹配电路设计 | 第41页 |
| ·混频及滤波放大电路设计 | 第41-42页 |
| ·软件设计 | 第42-44页 |
| ·主程序流程图设计 | 第42-43页 |
| ·信号产生的软件设计 | 第43-44页 |
| ·电磁兼容性设计 | 第44-47页 |
| 第五章 频综的研制与测试 | 第47-53页 |
| ·频综的研制过程 | 第47-48页 |
| ·产品测试 | 第48-53页 |
| ·测试框图及仪器 | 第48页 |
| ·测试结果 | 第48-51页 |
| ·结果分析 | 第51-53页 |
| 第六章 总结与展望 | 第53-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-59页 |
