分散控制系统内部通讯的设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-16页 |
| ·课题背景 | 第9-10页 |
| ·分散控制系统内部通讯的发展动态 | 第10-15页 |
| ·国外现状 | 第13页 |
| ·国内现状 | 第13-15页 |
| ·本文研究内容 | 第15-16页 |
| 第2章 分散控制系统内部通讯的总体设计 | 第16-25页 |
| ·系统需求分析 | 第16页 |
| ·对功能的需求规定 | 第16页 |
| ·对性能的需求规定 | 第16页 |
| ·总体设计 | 第16-24页 |
| ·功能模块构成 | 第18-20页 |
| ·通讯方式 | 第20-22页 |
| ·通讯协议 | 第22页 |
| ·波特率误差分析 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 分散控制系统内部通讯硬件设计 | 第25-38页 |
| ·硬件需求 | 第25页 |
| ·硬件选择 | 第25-26页 |
| ·主处理器 | 第26-29页 |
| ·STM32系列 | 第26-29页 |
| ·STC系列 | 第29页 |
| ·通讯参数 | 第29-32页 |
| ·校验方式 | 第29-30页 |
| ·通讯参数的确定 | 第30-31页 |
| ·RS485转换芯片SN65HVD3088 | 第31页 |
| ·STM32多机通讯机制 | 第31-32页 |
| ·通讯波特率的设定 | 第32页 |
| ·485中继器和光电转换器 | 第32-34页 |
| ·控制系统内部通讯硬件设计 | 第34-37页 |
| ·主控制器中通讯CPU的串行通讯冗余的电路 | 第34页 |
| ·IO模块中CPU的串行通讯的电路 | 第34-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 分散控制系统内部通讯软件设计 | 第38-54页 |
| ·软件开发平台 | 第38-39页 |
| ·主控制器通讯CPU的软件设计 | 第39-45页 |
| ·主程序设计 | 第39-42页 |
| ·冗余的设计 | 第42-45页 |
| ·IO卡件中通讯CPU的软件设计 | 第45-51页 |
| ·主程序设计 | 第45-48页 |
| ·中断程序设计 | 第48-51页 |
| ·IO卡件中采样CPU的软件设计 | 第51-53页 |
| ·主程序设计 | 第51页 |
| ·中断程序设计 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第5章 测试方案和测试结果 | 第54-60页 |
| ·测试方案 | 第54-55页 |
| ·测试结果 | 第55页 |
| ·功能测试 | 第55页 |
| ·性能测试 | 第55页 |
| ·性能分析 | 第55-56页 |
| ·开发过程中遇到的问题 | 第56-59页 |
| ·多个串口通讯配合机制 | 第56-57页 |
| ·半双工RS485总线控制 | 第57-59页 |
| ·串口通讯提速注意事项 | 第59页 |
| ·本章小结 | 第59-60页 |
| 第6章 总结与展望 | 第60-62页 |
| ·总结 | 第60-61页 |
| ·展望 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间发表的论文及申请的专利 | 第65-66页 |
| 致谢 | 第66-67页 |
| 卷内备考表 | 第67页 |
