| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题研究背景 | 第9-11页 |
| ·网络处理器的发展 | 第9-10页 |
| ·网络处理器架构介绍 | 第10-11页 |
| ·课题研究内容 | 第11页 |
| ·论文主要章节安排 | 第11-13页 |
| 第二章 XDNP 中数据转发处理器的结构功能概述 | 第13-25页 |
| ·两种典型网络处理器架构介绍 | 第13-15页 |
| ·PowerNP | 第13-14页 |
| ·IXP1200 | 第14-15页 |
| ·XDNP 架构介绍 | 第15-17页 |
| ·数据转发处理器介绍 | 第17-20页 |
| ·数据转发处理器架构 | 第17-18页 |
| ·数据转发处理器的指令集简介 | 第18-20页 |
| ·数据包转发过程 | 第20-23页 |
| ·接收模块 | 第21-22页 |
| ·发送模块 | 第22-23页 |
| ·本文研究重点 | 第23页 |
| ·本章小结 | 第23-25页 |
| 第三章 数据转发处理器中的流水结构设计 | 第25-49页 |
| ·数据转发处理器中的五级流水结构 | 第25-31页 |
| ·P0 级 | 第25-27页 |
| ·P1 级 | 第27-28页 |
| ·P2 级 | 第28-29页 |
| ·P3 级 | 第29-30页 |
| ·P4 级 | 第30-31页 |
| ·流水线中的数据相关问题 | 第31-33页 |
| ·XDNP 数据转发处理器中的数据相关问题描述 | 第31页 |
| ·通过前推的方法解决数据相关问题 | 第31-33页 |
| ·流水线中的控制相关问题 | 第33-44页 |
| ·控制相关问题描述 | 第33-35页 |
| ·XDNP 数据转发处理器中的分支指令介绍 | 第35-39页 |
| ·静态分支预测 | 第39-42页 |
| ·延迟槽技术 | 第42-43页 |
| ·控制相关问题的验证 | 第43-44页 |
| ·寄存器绝对寻址和相对寻址技术 | 第44-48页 |
| ·数据转发处理器中的通用寄存器GPR 和传输寄存器 | 第44-45页 |
| ·寄存器的编址、寻址方式 | 第45-47页 |
| ·两种寻址方式在XDNP 数据转发处理器中的实现 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 数据转发处理器中的多线程技术 | 第49-63页 |
| ·XDNP 中数据转发处理器的硬件多线程技术 | 第49-52页 |
| ·多线程技术介绍 | 第49-50页 |
| ·数据转发处理器的硬件多线程技术 | 第50-51页 |
| ·存储器访问延时的隐藏 | 第51-52页 |
| ·线程的沉睡及唤醒机制 | 第52-58页 |
| ·数据转发处理器的执行状态 | 第52-54页 |
| ·引起线程沉睡及唤醒的指令及指令属性 | 第54-55页 |
| ·结合程序说明线程沉睡及唤醒过程 | 第55-57页 |
| ·举例验证 | 第57-58页 |
| ·流水线的暂停机制 | 第58-61页 |
| ·数据转发处理器流水线中的暂停机制介绍 | 第59-60页 |
| ·暂停机制的仿真验证 | 第60-61页 |
| ·本章小结 | 第61-63页 |
| 第五章 设计实现与验证 | 第63-69页 |
| ·时序报告 | 第63-66页 |
| ·面积报告 | 第66-67页 |
| ·本章小结 | 第67-69页 |
| 第六章 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 研究成果 | 第75-76页 |