| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-12页 |
| ·研究背景 | 第7页 |
| ·国内外发展现状 | 第7-10页 |
| ·本文的主要工作与内容安排 | 第10-12页 |
| 2 实时图像处理器的硬件设计 | 第12-38页 |
| ·系统的设计目标 | 第12页 |
| ·系统硬件设计的总体方案 | 第12-14页 |
| ·系统硬件各部分电路的设计 | 第14-33页 |
| ·媒体处理器DM642内部结构 | 第14-17页 |
| ·DM642的CPU结构 | 第14-15页 |
| ·DM642的存储器结构 | 第15页 |
| ·DM642的EDMA控制器 | 第15-16页 |
| ·DM642的片内外设 | 第16-17页 |
| ·视频输入输出模块 | 第17-21页 |
| ·DM642视频端口介绍 | 第17-19页 |
| ·视频采集通道接口设计 | 第19-20页 |
| ·视频显示通道接口设计 | 第20-21页 |
| ·DM642的12C模块 | 第21页 |
| ·DM642外部存储空间的分配 | 第21-27页 |
| ·DM642的外部存储器接口EMIF | 第22-23页 |
| ·外部CEO空间SDRAM接口设计 | 第23-24页 |
| ·外部CE1空间Flash接口设计 | 第24-26页 |
| ·外部CE2空间UART串口通信模块设计 | 第26-27页 |
| ·FPGA寄存器端口 | 第27页 |
| ·PCI/HPI/以太网接口模块 | 第27-32页 |
| ·PCI/HPI接口设计 | 第27-30页 |
| ·以太网接口设计 | 第30-32页 |
| ·FPGA部分 | 第32页 |
| ·系统组成的电源部分 | 第32-33页 |
| ·实时图像处理器的印制板图设计 | 第33-38页 |
| ·高速电路设计中的信号完整性分析SI | 第34-35页 |
| ·信号完整性分析工具 | 第35-36页 |
| ·本系统设计中为保持信号完整性采取的措施 | 第36-38页 |
| 3 实时图像处理器的硬件调试与测试 | 第38-59页 |
| ·实时图像处理系统的软件开发平台 | 第38-41页 |
| ·CCS集成开发环境 | 第38页 |
| ·DSP/BIOS嵌入式实时多任务操作系统 | 第38-41页 |
| ·DSP/BIOS实时多任务操作系统简介 | 第38-39页 |
| ·DSP/BIOS应用程序的开发流程 | 第39页 |
| ·DSP/BIOS应用程序的启动序列 | 第39-40页 |
| ·DSP/BIOS的多任务调度 | 第40-41页 |
| ·片级支持库CSL | 第41页 |
| ·DDK设备驱动程序开发包 | 第41页 |
| ·实时图像处理系统的各个模块调试与测试 | 第41-59页 |
| ·DM642初始化设置 | 第42-45页 |
| ·DM642存储器读写 | 第45-46页 |
| ·视频设备软硬件调试 | 第46-52页 |
| ·视频设备驱动程序模型 | 第46-47页 |
| ·视频设备迷你驱动程序的设计 | 第47-50页 |
| ·编写测试程序与观察结果 | 第50-52页 |
| ·串口通信模块调试 | 第52页 |
| ·网口通信模块调试 | 第52-54页 |
| ·PCI接口测试 | 第54-55页 |
| ·Flash程序加载 | 第55-59页 |
| 4 基于JPEG 2000的图像压缩及其以太网传输 | 第59-67页 |
| ·JPEG 2000图像压缩标准 | 第59-62页 |
| ·JPEG 2000图像压缩标准介绍 | 第59-60页 |
| ·JPEG 2000核心编解码模块与过程 | 第60-62页 |
| ·JPEG2网络摄像机实现的程序流程 | 第62-64页 |
| ·程序测试与结果 | 第64-67页 |
| 5 结束语 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-70页 |