群变换构成的多种BCH纠错码的研究和基于FPGA的实现
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 前言 | 第6-9页 |
| 第一章 BCH码的理论基础 | 第9-21页 |
| ·线性分组码 | 第9-13页 |
| ·线性分组码基本概念 | 第9-10页 |
| ·校验矩阵与生成矩阵 | 第10-12页 |
| ·伴随式与译码 | 第12-13页 |
| ·循环码 | 第13-19页 |
| ·循环码的定义 | 第14页 |
| ·循环码的生成多项式 | 第14-15页 |
| ·循环码的矩阵描述 | 第15-17页 |
| ·循环码的译码 | 第17-19页 |
| ·BCH码 | 第19-21页 |
| 第二章 BCH码编解码 | 第21-36页 |
| ·编码 | 第21页 |
| ·译码 | 第21-36页 |
| ·BCH译码的基本概念 | 第21-22页 |
| ·解方程组法 | 第22-24页 |
| ·钱氏搜索 | 第24-25页 |
| ·BCH码的迭代译码算法 | 第25-31页 |
| ·step by step译码方法 | 第31-32页 |
| ·基于群变换的BCH新型译码算法 | 第32-36页 |
| 第三章 多种BCH码译码性能比较 | 第36-44页 |
| ·译码错误与译码失败概率 | 第36-38页 |
| ·误码率计算 | 第38-39页 |
| ·BCH码的重量分布 | 第39-42页 |
| ·几种BCH的译码性能比较 | 第42-44页 |
| 第四章 BCH码的FPGA实现 | 第44-54页 |
| ·FPGA/CPLD简介 | 第44-49页 |
| ·FPGA/CPLD概述 | 第44-45页 |
| ·PLD发展历程及概述 | 第45-48页 |
| ·选择CPLD还是FPGA | 第48-49页 |
| ·BCH编解码的FPGA实现 | 第49-54页 |
| ·(63,51)码的FPGA实现 | 第49-51页 |
| ·(63,39)码的FPGA实现 | 第51-54页 |
| 结束语 | 第54-56页 |
| 参考文献 | 第56-60页 |
| 致谢 | 第60-61页 |
| 读研期间主要成果 | 第61页 |