摘要 | 第1-5页 |
ABSTRACT | 第5-11页 |
第一章 绪论 | 第11-21页 |
·引言 | 第11-16页 |
·GPS 系统概况 | 第11-13页 |
·伪卫星系统的研究状况和研究意义 | 第13-15页 |
·数字复接的概念 | 第15-16页 |
·FPGA/CPLD 简介、发展及应用前景 | 第16-18页 |
·FPGA/CPLD 简介 | 第16-17页 |
·FPGA 发展及其应用前景 | 第17-18页 |
·本文主要内容及结构 | 第18-21页 |
·课题研究的目的和意义 | 第18-19页 |
·论文的主要研究工作 | 第19页 |
·论文的章节安排 | 第19-21页 |
第二章 四通道GPS 伪卫星系统设计原理 | 第21-31页 |
·本文GPS 伪卫星系统设计的综述 | 第21-23页 |
·GPS 伪卫星信号的构成 | 第21-22页 |
·本系统的设计方案 | 第22-23页 |
·伪卫星C/A 码的形成及相关特性 | 第23-27页 |
·m 序列 | 第23-25页 |
·GPS 伪卫星信号C/A 码的形成 | 第25-27页 |
·C/A 码的相关属性 | 第27页 |
·射频PSK 或QPSK 调制器原理 | 第27-31页 |
·PSK 或QPSK 调相原理 | 第27-29页 |
·PSK 调制功率谱密度 | 第29-31页 |
第三章 多通道C/A 码发生器以及码变换模块的软件实现 | 第31-46页 |
·Altera FPGA/CPLD 芯片结构及其开发平台QuartusⅡ | 第31-37页 |
·Altera FPGA/CPLD 的结构以及芯片介绍 | 第31-32页 |
·FPGA 开发流程 | 第32-35页 |
·Altera 综合开发平台QuartusⅡ | 第35-37页 |
·基于QuartusⅡC/A 码的软件设计 | 第37-46页 |
·Verilog-HDL 硬件描述语言 | 第37-39页 |
·基于FPGA 的多通道C/A 码发生器及码变换模块的实现 | 第39-40页 |
·分频模块 | 第40-42页 |
·控制单元 | 第42页 |
·C/A 码发生器 | 第42-44页 |
·码变换单元 | 第44-46页 |
第四章 四通道GPS 伪卫星发射接收测试 | 第46-54页 |
·系统硬件连接图以及测试过程 | 第46-47页 |
·C/A 码发生器以及伪卫星发射器发射信号测试 | 第47-51页 |
·C/A 码测试 | 第47-50页 |
·伪卫星发射射频频谱测试 | 第50-51页 |
·伪卫星接收信号测试 | 第51-54页 |
·软件GPS 接收机 | 第51-53页 |
·接收后码相关处理结果 | 第53-54页 |
第五章 多通道GPS 中频数据的同步采集系统设计研究 | 第54-63页 |
·数字复接的基本概念 | 第54-57页 |
·复接的基本原理 | 第54-55页 |
·分类和实现方式 | 第55-56页 |
·码速调整 | 第56-57页 |
·多通道GPS 中频数据同步采集系统设计方案 | 第57-63页 |
·同步采集系统整体设计框图 | 第57-58页 |
·本系统中选取的方式 | 第58-59页 |
·数据装帧的帧结构 | 第59页 |
·系统设计性能分析 | 第59-63页 |
第六章 多通道数据的同步采集系统软件部分设计 | 第63-73页 |
·基于QuartusⅡ多通道同步采集系统软件设计 | 第63-69页 |
·FPGA 设计整体框图介绍 | 第63-64页 |
·时钟部件 | 第64-65页 |
·缓存器 | 第65-66页 |
·码速调整控制 | 第66-68页 |
·插入控制反馈 | 第68页 |
·合路器 | 第68-69页 |
·基于Matlab 的采集数据处理来实现软件数据分接 | 第69-73页 |
·USB 采集器保存数据 | 第69页 |
·基于Matlab 采集数据处理 | 第69-72页 |
·数据处理程序界面化设计 | 第72-73页 |
第七章 多通道数据同步采集系统硬件测试和数据处理 | 第73-78页 |
·GPS 数据数字复接采集系统硬件测试及测试过程 | 第73-74页 |
·数据接入采集测试 | 第74-76页 |
·无GPS 数据接入采集测试 | 第74页 |
·GPS 数据接入采集测试 | 第74-76页 |
·对采集数据进行分接、提取、检测 | 第76-78页 |
结束语 | 第78-79页 |
参考文献 | 第79-82页 |
致谢 | 第82-83页 |
攻读硕士学位期间发表的主要论文 | 第83页 |