| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 引言 | 第7-16页 |
| 1．1 EDA技术基础 | 第7-9页 |
| 1．2 可编程逻辑器件 | 第9-13页 |
| 1．2．1 PLD器件发展历程 | 第10页 |
| 1．2．2 FPGA与 CPLD比较 | 第10-11页 |
| 1．2．2 可编程逻辑器件开发平台 | 第11-12页 |
| 1．2．3 可编程逻辑器件的开发过程 | 第12-13页 |
| 1．3 使用可编程逻辑器件的必要性 | 第13-14页 |
| 1．4 本文内容安排 | 第14-16页 |
| 1．4．1 课题引入和简介 | 第14页 |
| 1．4．2 论文结构安排 | 第14-16页 |
| 第2章 光纤通信系统总体设计 | 第16-25页 |
| 2．1 系统设计思路 | 第16-17页 |
| 2．2 设计方案概述 | 第17-18页 |
| 2．3 系统功能模块划分 | 第18-19页 |
| 2．4 可编程逻辑器件设计 | 第19-24页 |
| 2．4．1 可编程逻辑器件选型 | 第19-21页 |
| 2．4．2 FPGA电路的设计 | 第21-24页 |
| 2．5 本章小结 | 第24-25页 |
| 第3章 基于 FPGA的发送子系统设计实现 | 第25-41页 |
| 3．1 PCM编译码 | 第25-27页 |
| 3．1．1 PCM编译码模块的设计 | 第25-26页 |
| 3．1．2 软件实现 | 第26-27页 |
| 3．2 时分复用数字信号源 | 第27-30页 |
| 3．2．1 分析与设计 | 第27-28页 |
| 3．2．2 软件实现 | 第28-30页 |
| 3．3 线路编码 | 第30-37页 |
| 3．3．1 HDB3(AMI)编码原理及状态机实现 | 第30-32页 |
| 3．3．2 扰码的设计与实现 | 第32-33页 |
| 3．3．3 CMI编码的设计与实现 | 第33-34页 |
| 3．3．4 5B6B码的设计与实现 | 第34-37页 |
| 3．4 数字调制 | 第37-40页 |
| 3．4．1 数字调制器的设计 | 第37-39页 |
| 3．4．2 数字电路实现 | 第39-40页 |
| 3．5 本章小结 | 第40-41页 |
| 第4章 基于 CPLD的接收子系统设计实现 | 第41-55页 |
| 4．1 线路译码 | 第41-43页 |
| 4．1．1 HDB3(AMI)译码的设计与实现 | 第41-42页 |
| 4．1．2 解扰电路的设计与实现 | 第42页 |
| 4．1．3 CMI译码的设计与实现 | 第42-43页 |
| 4．1．4 5B6B译码的设计与实现 | 第43页 |
| 4．2 位同步提取锁相环 | 第43-47页 |
| 4．3 状态机实现帧同步电路 | 第47-48页 |
| 4．4 数字分接的设计与实现 | 第48-49页 |
| 4．5 计算机串口通信的设计实现 | 第49-53页 |
| 4．5．1 分析与设计 | 第49-51页 |
| 4．5．2 软件实现 | 第51-53页 |
| 4．6 本章小结 | 第53-55页 |
| 第5章 系统的下载调试及优化 | 第55-60页 |
| 5．1 系统顶层的 GDF输入图 | 第55-56页 |
| 5．2 系统下载调试 | 第56-57页 |
| 5．3 实现中的问题及优化 | 第57-58页 |
| 5．4 调试结果及分析 | 第58-59页 |
| 5．5 本章小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 附录1 攻读学位期间发表论文 | 第67-68页 |
| 附录2 实验系统外观 | 第68-69页 |
| 附录3 电路原理图 | 第69页 |