| 1 引 言 | 第1-14页 |
| ·项目研究背景 | 第8-9页 |
| ·Rijndael算法硬件实现的研究现状 | 第9-11页 |
| ·Rijndael算法的背景 | 第9页 |
| ·Rijndael算法硬件实现的研究现状 | 第9-11页 |
| ·Rijndael算法硬件实现存在的问题 | 第11页 |
| ·Rijndael算法硬件优化实现方案 | 第11-13页 |
| ·本论文的主要内容 | 第13-14页 |
| 2 Rijndael算法 | 第14-30页 |
| ·Rijndael算法的数学基础 | 第14页 |
| ·字节运算 | 第14页 |
| ·四字节字运算 | 第14页 |
| ·Rijndael算法描述 | 第14-27页 |
| ·状态、密钥种子和轮数 | 第15-16页 |
| ·轮变换 | 第16-21页 |
| ·密钥调度 | 第21-24页 |
| ·Rijndael加密算法 | 第24-25页 |
| ·Rijndael的解密算法 | 第25-27页 |
| ·Rijndael算法的优点和局限性 | 第27-30页 |
| ·优点 | 第27-29页 |
| ·局限性 | 第29-30页 |
| 3 Rijndael算法的优化 | 第30-34页 |
| ·解密算法的优化 | 第30-33页 |
| ·列混合变换的优化 | 第33-34页 |
| 4 Rijndael算法的FPGA优化设计 | 第34-50页 |
| ·硬件选择 | 第34-38页 |
| ·FPGA概述 | 第35-38页 |
| ·EDA设计技术 | 第38-41页 |
| ·EDA设计技术与开发流程 | 第38-39页 |
| ·硬件描述语言VHDL简介 | 第39-41页 |
| ·Rijndael算法的FPGA设计 | 第41-50页 |
| ·整体硬件结构设计 | 第41-42页 |
| ·加/解密模块设计 | 第42-47页 |
| ·密钥扩展的设计 | 第47-48页 |
| ·控制模块的设计 | 第48-49页 |
| ·输入输出模块的设计 | 第49-50页 |
| 5 Rijndael算法的硬件实现仿真 | 第50-57页 |
| ·开发工具简介 | 第50-52页 |
| ·算法的VHDL实现 | 第52-55页 |
| ·加/解密模块may_round | 第53页 |
| ·控制模块ctr_block | 第53-54页 |
| ·密钥扩展模块rous_key | 第54-55页 |
| ·硬件实现的仿真结果 | 第55-57页 |
| 6 Rijndael算法加密芯片在金融CPU卡泛化中的应用 | 第57-68页 |
| ·金融CPU卡消费交易 | 第57-58页 |
| ·消费交易有效安全计算模型 | 第58-61页 |
| ·消费应用中金融CPU卡有效功能模型 | 第58-59页 |
| ·过程密钥的产生 | 第59页 |
| ·MAC/TAC的计算 | 第59-60页 |
| ·有效安全计算模型 | 第60-61页 |
| ·基于AES的消费交易有效安全计算模型 | 第61-63页 |
| ·基于AES的过程密钥计算方法 | 第61-62页 |
| ·以AES为基本算法的MAC/TAC计算方法 | 第62页 |
| ·基于AES的有效安全计算模型 | 第62-63页 |
| ·射频IC卡的有效等价安全计算模型 | 第63-67页 |
| ·等价射频IC卡的数据结构和安全机制 | 第64-65页 |
| ·等价中间件的功能结构和安全机制 | 第65-66页 |
| ·等价中间件中加密芯片与单片机的接口设计 | 第66-67页 |
| ·本章小节 | 第67-68页 |
| 7 总结与展望 | 第68-70页 |
| 参考文献 | 第70-72页 |
| 附录1 系统顶层RTL图 | 第72-73页 |
| 附录2 VHDL代码 | 第73-74页 |
| 攻读硕士学位期间已公开发表的论文 | 第74-75页 |
| 致谢 | 第75-76页 |
| 提要 | 第76-102页 |