硬件遗传算法的研究与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-10页 |
| 第一章 绪论 | 第10-14页 |
| ·研究背景及意义 | 第10-11页 |
| ·国内外研究现状 | 第11页 |
| ·主要研究内容与研究目标 | 第11-12页 |
| ·本文的内容安排 | 第12-14页 |
| 第二章 遗传算法简介 | 第14-24页 |
| ·引言 | 第14页 |
| ·遗传算法的基本概念和术语 | 第14-15页 |
| ·遗传算法的基本理论 | 第15-21页 |
| ·选择算子 | 第16-18页 |
| ·交叉算子 | 第18-20页 |
| ·变异算子 | 第20-21页 |
| ·控制参数 | 第21-22页 |
| ·小结 | 第22-24页 |
| 第三章 硬件平台及其开发环境 | 第24-30页 |
| ·引言 | 第24-25页 |
| ·Quatrus Ⅱ概述 | 第25页 |
| ·FPGA系统基本设计原则 | 第25-27页 |
| ·DE2简介 | 第27-28页 |
| ·小结 | 第28-30页 |
| 第四章 算法模型的设计及软件性能的测试 | 第30-46页 |
| ·引言 | 第30页 |
| ·选择算子的选取及软件实现 | 第30-31页 |
| ·交义算子的选取及软件实现 | 第31-32页 |
| ·变异算子的选取及软件实现 | 第32-33页 |
| ·算法模型的性能验证 | 第33-45页 |
| ·小结 | 第45-46页 |
| 第五章 硬件遗传算法系统设计 | 第46-68页 |
| ·引言 | 第46页 |
| ·遗传算法硬件实现初探 | 第46-47页 |
| ·硬件遗传算法的结构设计 | 第47-49页 |
| ·系统的流水线和(部分)并行处理技术 | 第49-50页 |
| ·各功能模块设计与实现 | 第50-65页 |
| ·随机数模块的设计 | 第50-51页 |
| ·初始种群模块的设计 | 第51-52页 |
| ·Mux(二选一)模块的设计 | 第52页 |
| ·Dup(重复个体判断)模块的设计 | 第52-53页 |
| ·选择模块的设计 | 第53-57页 |
| ·交叉变异模块的设计 | 第57-61页 |
| ·适应度模块的设计 | 第61-62页 |
| ·控制模块的设计 | 第62-63页 |
| ·存储模块的设计 | 第63-64页 |
| ·译码显示模块的设计 | 第64-65页 |
| ·系统顶层模块的设计 | 第65页 |
| ·小结 | 第65-68页 |
| 第六章 仿真与实现 | 第68-88页 |
| ·引言 | 第68页 |
| ·各功能模块的功能仿真 | 第68-76页 |
| ·随机数模块的仿真 | 第69-70页 |
| ·初始种群模块的仿真 | 第70页 |
| ·Mux(二选一)模块的仿真 | 第70-71页 |
| ·选择模块的仿真 | 第71页 |
| ·交叉变异模块的仿真 | 第71-73页 |
| ·适应度模块的仿真 | 第73-74页 |
| ·控制模块的仿真 | 第74-75页 |
| ·存储模块的仿真 | 第75-76页 |
| ·译码显示模块的仿真 | 第76页 |
| ·系统顶层模块的仿真 | 第76-78页 |
| ·系统的硬件实现 | 第78-84页 |
| ·设计约束 | 第78-79页 |
| ·系统的综合 | 第79-81页 |
| ·系统的布局布线 | 第81-82页 |
| ·系统的编程与配置 | 第82-84页 |
| ·HGA的可扩缩性分析 | 第84-86页 |
| ·HGA的扩展方法与实例 | 第84-85页 |
| ·基于CPLD的"压缩版"HGA | 第85-86页 |
| ·小结 | 第86-88页 |
| 第七章 总结与展望 | 第88-90页 |
| ·总结 | 第88-89页 |
| ·展望 | 第89-90页 |
| 参考文献 | 第90-93页 |
| 致谢 | 第93-94页 |
| 攻读硕士期间参加的项目和发表的论文 | 第94-95页 |
| 附录一 随机数模块的RTL级电路图 | 第95-96页 |
| 附录二 初始种群模块的RTL级电路图 | 第96-97页 |
| 附录三 Mux(二选一)模块的RTL级电路图 | 第97-98页 |
| 附录四 选择模块的RTL级电路图 | 第98-99页 |
| 附录五 交叉变异模块的RTL级电路图 | 第99-100页 |
| 附录六 适应度模块的RTL级电路图 | 第100-101页 |
| 附录七 控制模块的RTL级电路图 | 第101-102页 |
| 附录八 存储模块的RTL级电路图 | 第102-103页 |
| 附录九 译码显示模块的RTL级电路图 | 第103页 |
