基于FPGA的SINS/GPS导航处理器的设计与实现
| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第1章 绪论 | 第10-15页 |
| ·组合导航系统 | 第10-12页 |
| ·概述 | 第10-11页 |
| ·国内外发展现状 | 第11-12页 |
| ·导航处理器在组合导航中的作用与发展 | 第12页 |
| ·课题研究的背景及意义 | 第12-13页 |
| ·本文内容安排 | 第13-15页 |
| 第2章 双核导航处理器系统基础技术 | 第15-27页 |
| ·捷联惯性导航系统原理 | 第15-19页 |
| ·GPS 系统 | 第19-20页 |
| ·GPS 技术发展概况 | 第19页 |
| ·GPS 定位基本原理 | 第19-20页 |
| ·组合导航与卡尔曼滤波 | 第20-22页 |
| ·SINS/GPS 组合方式分析 | 第20-21页 |
| ·卡尔曼滤波算法 | 第21-22页 |
| ·IMU 标定方法研究 | 第22-26页 |
| ·加速度计标定 | 第22-25页 |
| ·陀螺仪标定 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 双核系统功能分析及硬件设计 | 第27-41页 |
| ·双核导航处理器系统功能分析 | 第27页 |
| ·双核导航处理器系统的结构设计 | 第27-28页 |
| ·FPGA 模块及通信模块设计 | 第28-34页 |
| ·硬件原理概述 | 第28-29页 |
| ·模块硬件设计 | 第29-34页 |
| ·数据采集模块设计 | 第34-40页 |
| ·IMU 模块设计 | 第35-37页 |
| ·多路选择器和A/D 转换电路设计 | 第37-39页 |
| ·温度传感器模块设计 | 第39页 |
| ·数据采集模块六面体设计 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 双 Nios II 处理器系统的实现 | 第41-58页 |
| ·SOPC 技术 | 第41-42页 |
| ·Nios II 软核处理器选择 | 第41-42页 |
| ·硬件描述语言 | 第42页 |
| ·Nios II 处理器系统组成 | 第42-45页 |
| ·双 Nios II 处理器系统的方案分析 | 第45-47页 |
| ·双Nios II 处理器系统的实现方案 | 第45-47页 |
| ·双Nios II 处理器系统实现方案的选择 | 第47页 |
| ·双 Nios II 处理器系统的硬件设计 | 第47-53页 |
| ·双Nios II 处理器及外设配置 | 第47-51页 |
| ·FPGA 配置文件生成 | 第51-53页 |
| ·数据采集模块定制外设设计 | 第53-55页 |
| ·系统软件设计 | 第55-57页 |
| ·硬件抽象层(HAL)系统库 | 第55-56页 |
| ·导航处理器的软件设计及系统工作流程 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第5章 操作系统及双核系统测试 | 第58-72页 |
| ·uC/OS-II 操作系统设计 | 第58-63页 |
| ·uC/OS-II 系统服务 | 第58-61页 |
| ·uC/OS-II 移植 | 第61-62页 |
| ·uC/OS-II 功能模块的设计 | 第62-63页 |
| ·数据采集测试 | 第63-67页 |
| ·定制数据采集模块测试 | 第63-64页 |
| ·温度测试 | 第64-65页 |
| ·GPS 数据测试 | 第65-67页 |
| ·双核导航处理器的性能测试 | 第67-70页 |
| ·解算能力测试及性能提高 | 第67-68页 |
| ·系统解算精度及双核工作情况测试 | 第68-70页 |
| ·本章小结 | 第70-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士学位期间发表的论文和获得的科研成果 | 第77-78页 |
| 致谢 | 第78页 |
