地铁列车通信网络研究与实现
致谢 | 第1-6页 |
中文摘要 | 第6-7页 |
ABSTRACT | 第7-11页 |
1 引言 | 第11-17页 |
·研究的背景和意义 | 第11-15页 |
·选题的背景 | 第11页 |
·列车通信系统的发展状况 | 第11-12页 |
·几种常见的车辆总线介绍 | 第12-14页 |
·选题的意义 | 第14-15页 |
·本论文的主要内容 | 第15-17页 |
·课题的研究内容 | 第15-16页 |
·论文的结构 | 第16-17页 |
2 原列车通信网络分析与HDLC协议介绍 | 第17-30页 |
·研究背景及总体要求 | 第17页 |
·通信系统组成 | 第17页 |
·HDLC协议分析 | 第17-26页 |
·数据链路结构 | 第17-18页 |
·数据链路控制规程功能 | 第18-19页 |
·数据链路控制规程分类 | 第19-20页 |
·HDLC基本概念 | 第20-26页 |
·原车辆总线数据链路层的实现 | 第26-28页 |
·原车辆总线物理层的实现 | 第28-30页 |
3 通信系统数据链路层的实现 | 第30-50页 |
·HDLC协议的主要实现方法 | 第30-31页 |
·HDLC协议的FPGA内部功能模块实现 | 第31-42页 |
·FIFO模块设计 | 第31-38页 |
·CRC模块设计 | 第38-42页 |
·HDLC协议的发送模块的实现 | 第42-47页 |
·HDLC协议的接收模块的实现 | 第47-50页 |
4 通信系统物理层的实现 | 第50-83页 |
·通信系统物理层实现方法 | 第50-54页 |
·物理层通信功能介绍 | 第50页 |
·曼彻斯特码原理及其应用 | 第50-51页 |
·曼彻斯特码编解码器AM7960 | 第51-54页 |
·全数字锁相环的FPGA实现 | 第54-68页 |
·全数字锁相环发展情况简介 | 第54-55页 |
·全数字锁相环功能描述 | 第55-56页 |
·鉴相器结构及其工作原理 | 第56-60页 |
·数字滤波器结构及其实现方法 | 第60-62页 |
·振荡器结构及其实现方法 | 第62-66页 |
·锁相环路建模与分析 | 第66-68页 |
·解码功能的FPGA实现 | 第68-78页 |
·有限状态机的概念 | 第69-70页 |
·解码模块的实现 | 第70-78页 |
·编码功能的FPGA实现 | 第78-81页 |
·驱动电路的实现 | 第81-83页 |
5 结论 | 第83-85页 |
参考文献 | 第85-88页 |
作者简历 | 第88-90页 |
学位论文数据集 | 第90页 |