嵌入式处理器中高速缓存的研究与设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题背景及来源 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·论文研究内容及设计思路 | 第11-12页 |
| ·论文章节安排 | 第12-13页 |
| 第二章 存储系统及其组成单元的概述 | 第13-27页 |
| ·存储系统概述 | 第13-16页 |
| ·存储系统概述 | 第13-14页 |
| ·读／写缓冲器概述 | 第14-15页 |
| ·存储管理单元(MMU)的概述 | 第15-16页 |
| ·高速缓存（Cache）概述 | 第16-26页 |
| ·高速缓存（Cache）的作用 | 第16-18页 |
| ·虚拟Cache 与物理Cache | 第18-19页 |
| ·Cache 的分类及其特点 | 第19-20页 |
| ·常用Cache 的映射结构 | 第20-23页 |
| ·Cache 的替换策略 | 第23-24页 |
| ·Cache 的写策略 | 第24-25页 |
| ·Cache 中设计参数一些考虑 | 第25-26页 |
| ·本章内容小结 | 第26-27页 |
| 第三章 Cache 结构设计 | 第27-41页 |
| ·处理器的组织 | 第27-28页 |
| ·Cache 组织结构 | 第28-31页 |
| ·Cache 结构设计 | 第28-29页 |
| ·Cache 功能配置 | 第29-30页 |
| ·Cache 组织方式 | 第30-31页 |
| ·Cache 主要设计参数 | 第31-34页 |
| ·基于CAM-RAM 32 路组关联结构的设计 | 第31-33页 |
| ·替换策略的选择 | 第33页 |
| ·写策略的选择 | 第33-34页 |
| ·Cache 工作流程 | 第34-39页 |
| ·Cache 工作状态 | 第34-35页 |
| ·Cache 的状态的迁移 | 第35-39页 |
| ·本章内容小结 | 第39-41页 |
| 第四章 Cache 电路设计 | 第41-57页 |
| ·门控时钟（Clock gating）设计 | 第41-42页 |
| ·Cache 存储模块设计 | 第42-50页 |
| ·SRAM 单元接口电路 | 第43-45页 |
| ·SRAM 单元设计 | 第45-47页 |
| ·Cache 的存储宏观结构 | 第47-48页 |
| ·SRAM 灵敏放大技术 | 第48-50页 |
| ·内容寻址存储器（CAM）设计 | 第50-56页 |
| ·CAM 单元输入电路 | 第50-52页 |
| ·CAM 单元结构 | 第52-54页 |
| ·CAM 单元宏观结构 | 第54-55页 |
| ·CAM-Tag 阵列在Cache 中的作用 | 第55-56页 |
| ·本章内容小结 | 第56-57页 |
| 第五章 仿真及实验结果 | 第57-65页 |
| ·性能仿真 | 第57-61页 |
| ·SimpleScalar 的概述 | 第57-58页 |
| ·基准测试程序 | 第58-59页 |
| ·验证平台建立 | 第59-60页 |
| ·性能仿真结果 | 第60-61页 |
| ·功能仿真 | 第61-64页 |
| ·本章内容小结 | 第64-65页 |
| 第六章 总结和展望 | 第65-67页 |
| ·工作总结 | 第65-66页 |
| ·工作展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 研究成果 | 第71-72页 |
