| 摘要 | 第1-6页 |
| ABSTRACT | 第6-12页 |
| 第一章 引言 | 第12-19页 |
| ·背景及意义 | 第12-13页 |
| ·研究现状 | 第13-18页 |
| ·实时图像处理技术研究现状 | 第13-14页 |
| ·中值滤波算法研究现状 | 第14-18页 |
| ·本文章节介绍 | 第18-19页 |
| 第二章 系统平台介绍 | 第19-33页 |
| ·FPGA 开发板介绍 | 第19-26页 |
| ·Spartan-3A DSP FPGA 简介 | 第20-25页 |
| ·图像解码芯片简介 | 第25页 |
| ·视频编码芯片简介 | 第25-26页 |
| ·硬件环境整体描述 | 第26页 |
| ·软件开发环境 | 第26-30页 |
| ·Xilinx ISE 简介 | 第26-28页 |
| ·ModelSim 简介 | 第28-29页 |
| ·FPGA 设计流程 | 第29-30页 |
| ·系统总体结构 | 第30-33页 |
| ·I2C 寄存器配置 | 第31页 |
| ·视频输入及存储 | 第31-32页 |
| ·视频数据处理（中值滤波算法） | 第32页 |
| ·视频输出及时序发生 | 第32-33页 |
| 第三章 I2C 配置模块设计 | 第33-39页 |
| ·数据传输标准 | 第33-34页 |
| ·模块设计 | 第34-39页 |
| ·I2C 模块结构 | 第35-36页 |
| ·I2C 模块状态转换 | 第36-39页 |
| 第四章 视频输出及时序发生模块 | 第39-42页 |
| ·RGB565 简介 | 第39页 |
| ·VOU_top 和 RGB_top 模块的具体实现 | 第39-41页 |
| ·视频输出单元的调试 | 第41-42页 |
| 第五章 快速中值滤波算法的设计 | 第42-58页 |
| ·算法验证 | 第42-44页 |
| ·结构介绍 | 第44-48页 |
| ·详细设计 | 第48-58页 |
| ·3×3 输入窗口的设计 | 第49-52页 |
| ·快速算法数据比较单元的设计 | 第52-53页 |
| ·改进后的数据比较单元 | 第53-56页 |
| ·快速算法时序设计和修正 | 第56-58页 |
| 第六章 仿真和验证结果及分析 | 第58-63页 |
| ·I2C 仿真结果和分析 | 第58-59页 |
| ·中值滤波快速算法的处理结果 | 第59-63页 |
| ·明显抖动波纹的效果 | 第60-61页 |
| ·改善抖动波纹的效果 | 第61-63页 |
| 第七章 结论 | 第63-64页 |
| 参考文献 | 第64-65页 |
| 谢辞 | 第65页 |