基于FPGA的网络安全加速卡研究与设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-14页 |
| ·引言 | 第8页 |
| ·网络安全 | 第8-10页 |
| ·网络安全面临的威胁 | 第8-9页 |
| ·网络安全的对策 | 第9-10页 |
| ·网络加速技术 | 第10-11页 |
| ·网络加速技术的研究背景 | 第10页 |
| ·网络加速常用技术 | 第10-11页 |
| ·硬件加速技术 | 第11页 |
| ·实现方式比较 | 第11-12页 |
| ·本文研究内容和章节安排 | 第12-14页 |
| 第2章 网络隔离技术分析 | 第14-20页 |
| ·网络隔离技术的发展过程 | 第14-15页 |
| ·网络隔离原理 | 第15-17页 |
| ·隔离技术的要求 | 第17-18页 |
| ·隔离技术的发展方向 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第3章 数据包分类技术研究 | 第20-26页 |
| ·数据包分类技术概述 | 第20-21页 |
| ·基于TCAM 的硬件规则匹配原理 | 第21-22页 |
| ·硬件的最佳规则匹配与管理 | 第22-25页 |
| ·本章小结 | 第25-26页 |
| 第4章 系统整体设计 | 第26-47页 |
| ·总体设计框架 | 第26-27页 |
| ·千兆网络接口模块设计 | 第27-31页 |
| ·硬件查找模块设计 | 第31-34页 |
| ·转发模块设计 | 第34-36页 |
| ·PCIE 总线接口设计 | 第36-39页 |
| ·电源系统设计 | 第39-40页 |
| ·FPGA 核心处理模块设计 | 第40-42页 |
| ·时钟管理设计 | 第42-43页 |
| ·bypass 电路设计 | 第43-44页 |
| ·与加速软件的性能对比 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第5章 PCB板卡及信号完整性设计 | 第47-57页 |
| ·信号完整性设计 | 第47-50页 |
| ·SERDES 及高速接口设计 | 第50-53页 |
| ·功耗分析设计 | 第53-56页 |
| ·本章小结 | 第56-57页 |
| 第6章 全文总结 | 第57-59页 |
| ·总结 | 第57-58页 |
| ·展望 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 致谢 | 第62-63页 |
| 研究生期间发表的论文 | 第63页 |
