基于SOI CMOS工艺的手机射频前端开关关键技术研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 研究背景 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.3 论文研究内容 | 第14-15页 |
| 1.4 论文组织结构 | 第15-17页 |
| 第二章 SOICMOS工艺关键技术分析 | 第17-23页 |
| 2.1 SOICMOS工艺 | 第17页 |
| 2.2 SOICMOS工艺的优势 | 第17-19页 |
| 2.2.1 消除闩锁效应 | 第17-18页 |
| 2.2.2 降低寄生电容 | 第18-19页 |
| 2.2.3 工艺步骤简单集成度高 | 第19页 |
| 2.3 SOICMOS关键技术难点 | 第19-22页 |
| 2.3.1 Trip-rich层技术 | 第20页 |
| 2.3.2 谐波抑制制程 | 第20-21页 |
| 2.3.3 电荷泵技术 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 射频开关基本结构及关键指标分析 | 第23-31页 |
| 3.1 射频开关基本结构 | 第23页 |
| 3.2 射频开关关键技术参数 | 第23-29页 |
| 3.2.1 Ron*Coff参数 | 第23-26页 |
| 3.2.2 插入损耗 | 第26-27页 |
| 3.2.3 隔离度 | 第27页 |
| 3.2.4 线性度 | 第27-29页 |
| 3.2.5 功率容量 | 第29页 |
| 3.3 本章小结 | 第29-31页 |
| 第四章 SP8T以及SP10T开关的设计与仿真 | 第31-47页 |
| 4.1 集成射频开关的PAM内部架构 | 第31页 |
| 4.2 开关基本设计要求 | 第31-33页 |
| 4.3 开关直流偏置分析 | 第33-35页 |
| 4.3.1 直流偏置控制分析 | 第33页 |
| 4.3.2 直流偏置实现分析 | 第33-35页 |
| 4.4 晶体管尺寸及堆叠数目分析 | 第35-38页 |
| 4.4.1 堆叠数目分析 | 第35-36页 |
| 4.4.2 晶体管尺寸分析 | 第36-38页 |
| 4.5 小信号仿真 | 第38-43页 |
| 4.5.1 SP8T小信号仿真结果 | 第38-40页 |
| 4.5.2 SP10T小信号仿真结果 | 第40-43页 |
| 4.6 大信号仿真 | 第43-46页 |
| 4.6.1 SP8T大信号仿真结果 | 第43-44页 |
| 4.6.2 SP10T大信号仿真结果 | 第44-46页 |
| 4.7 本章小结 | 第46-47页 |
| 第五章 逻辑控制电路设计与验证 | 第47-55页 |
| 5.1 MIPIRFFE与自定义逻辑接口 | 第47-48页 |
| 5.2 逻辑电路结构 | 第48-50页 |
| 5.3 ESD保护电路 | 第50页 |
| 5.4 整体电路与仿真结果 | 第50-53页 |
| 5.5 本章小结 | 第53-55页 |
| 第六章 版图设计与验证 | 第55-61页 |
| 6.1 射频开关版图设计的考虑 | 第55-56页 |
| 6.2 联合仿真 | 第56-57页 |
| 6.3 联合仿真结果 | 第57-59页 |
| 6.4 本章小结 | 第59-61页 |
| 第七章 测试方法与结果分析 | 第61-69页 |
| 7.1 测试方法 | 第61-63页 |
| 7.1.1 EVB测试 | 第61-62页 |
| 7.1.2 探针测试 | 第62-63页 |
| 7.2 数据结果 | 第63-67页 |
| 7.2.1 SP8T开关的测试结果 | 第63-65页 |
| 7.2.2 SP10T开关的测试结果 | 第65-67页 |
| 7.3 分析 | 第67页 |
| 7.4 本章小结 | 第67-69页 |
| 第八章 总结与展望 | 第69-71页 |
| 8.1 总结 | 第69-70页 |
| 8.2 展望 | 第70-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 作者简介 | 第77页 |
