| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题背景 | 第9-11页 |
| 1.1.1 集成电路发展现状 | 第9-10页 |
| 1.1.2 深亚微米工艺下的集成电路设计面临的挑战 | 第10-11页 |
| 1.2 USB Type-C接口研究背景及课题来源 | 第11-12页 |
| 1.2.1 USB Type-C接口研究背景 | 第11-12页 |
| 1.2.2 课题来源 | 第12页 |
| 1.3 论文组织结构 | 第12-15页 |
| 第2章 集成电路布局 | 第15-27页 |
| 2.1 数字后端设计基本流程 | 第15-17页 |
| 2.2 布图规划的基本理论 | 第17-23页 |
| 2.2.1 布图规划的目标 | 第18页 |
| 2.2.2 I/O单元布局 | 第18-20页 |
| 2.2.3 宏模块的摆放 | 第20-21页 |
| 2.2.4 电源网络规划 | 第21-23页 |
| 2.3 布局的基本理论 | 第23-26页 |
| 2.3.1 布局的目标 | 第24页 |
| 2.3.2 布局的内容 | 第24-25页 |
| 2.3.3 布局的评估 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第3章 芯片布图规划的合理性分析 | 第27-33页 |
| 3.1 宏模块位置合理性分析 | 第27-28页 |
| 3.2 电源网络合理性分析 | 第28-31页 |
| 3.2.1 电压降IR Drop | 第29页 |
| 3.2.2 电迁移EM | 第29-31页 |
| 3.3 布线资源分析 | 第31-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第4章 USB Type-C接口芯片数字后端设计 | 第33-55页 |
| 4.1 USB Type-C接口芯片的建库 | 第33-34页 |
| 4.2 USB Type-C接口芯片的布图规划 | 第34-46页 |
| 4.2.1 芯片面积确定 | 第34-35页 |
| 4.2.2 I/O布局 | 第35-37页 |
| 4.2.3 宏模块摆放 | 第37-38页 |
| 4.2.4 电源网络规划 | 第38-40页 |
| 4.2.5 电源网络合理性分析 | 第40-42页 |
| 4.2.6 电源网络优化 | 第42-46页 |
| 4.3 USB Type-C接口芯片的标准单元摆放 | 第46-47页 |
| 4.3.1 添加阱连接单元 | 第46页 |
| 4.3.2 布局 | 第46-47页 |
| 4.4 USB Type-C接口芯片的时钟树综合 | 第47-50页 |
| 4.4.1 USB Type-C接口芯片的时钟结构 | 第48页 |
| 4.4.2 时钟树综合方法选取 | 第48-50页 |
| 4.5 USB Type-C接口芯片的布线 | 第50-51页 |
| 4.6 USB Type-C接口芯片版图验证 | 第51-54页 |
| 4.6.1 静态时序分析 | 第51-52页 |
| 4.6.2 物理验证 | 第52-53页 |
| 4.6.3 形式验证 | 第53页 |
| 4.6.4 USB Type-C接口芯片版图 | 第53-54页 |
| 4.7 本章小结 | 第54-55页 |
| 结论 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 攻读硕士学位期间发表的学术论文 | 第61-63页 |
| 致谢 | 第63页 |
