支持多线程并行的整数寄存器文件全定制设计
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-21页 |
| ·X处理器介绍 | 第12-14页 |
| ·课题研究背景 | 第14-16页 |
| ·课题研究内容及意义 | 第16-19页 |
| ·课题研究主要工作与成果 | 第19页 |
| ·本文的组织结构 | 第19-21页 |
| 第二章 寄存器文件总体设计及相关技术 | 第21-34页 |
| ·寄存器文件的功能描述 | 第21-26页 |
| ·寄存器文件窗口 | 第21-24页 |
| ·两级寄存器窗口 | 第24-26页 |
| ·寄存器文件总体设计 | 第26-31页 |
| ·设计目标和接口 | 第26-28页 |
| ·时序设计 | 第28-30页 |
| ·结构设计 | 第30-31页 |
| ·全定制设计技术 | 第31-33页 |
| ·全定制设计流程 | 第31-32页 |
| ·全定制设计工具 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 寄存器文件高速电路设计 | 第34-60页 |
| ·存储体模块设计 | 第34-45页 |
| ·存储体模块的结构设计 | 第35-37页 |
| ·寄存器窗口的结构设计 | 第37-39页 |
| ·存储位元的存值结构 | 第39-42页 |
| ·存储位元的读写端口 | 第42-43页 |
| ·存储体整体电路设计 | 第43-45页 |
| ·译码模块设计 | 第45-53页 |
| ·静态译码器 | 第45-47页 |
| ·动态多米诺译码器 | 第47-50页 |
| ·读写译码器电路的设计 | 第50-51页 |
| ·读写译码方式 | 第51-53页 |
| ·模拟结果 | 第53页 |
| ·读出控制电路设计 | 第53-58页 |
| ·单位线预充电路 | 第53-54页 |
| ·单端口灵敏放大器 | 第54-56页 |
| ·线程选择旁路 | 第56-57页 |
| ·模拟结果 | 第57-58页 |
| ·本章小结 | 第58-60页 |
| 第四章 寄存器文件版图设计 | 第60-78页 |
| ·版图的设计方法和策略 | 第60-65页 |
| ·全定制版图设计流程 | 第65-67页 |
| ·基本功能块的版图设计 | 第67-72页 |
| ·基础单元版图 | 第68-70页 |
| ·阵列模块版图 | 第70-72页 |
| ·整体版图设计和验证 | 第72-76页 |
| ·寄存器文件整体版图 | 第72-73页 |
| ·版图模拟与验证 | 第73-76页 |
| ·本章小结 | 第76-78页 |
| 第五章 结束语 | 第78-80页 |
| ·课题工作总结 | 第78-79页 |
| ·工作展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 作者在学期间取得的学术成果 | 第84页 |
