600MHz YHFT-DX移位分支部件的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| ·课题研究背景 | 第12-13页 |
| ·相关研究工作 | 第13-16页 |
| ·数字信号处理器的发展状况 | 第13-14页 |
| ·数字信号处理器的结构特点 | 第14-15页 |
| ·加法器相关研究 | 第15页 |
| ·处理器设计技术 | 第15-16页 |
| ·本课题的工作及意义 | 第16-17页 |
| ·论文的组织结构 | 第17-18页 |
| 第二章 移位与分支部件概述与层次划分 | 第18-27页 |
| ·移位与分支部件概述 | 第18-21页 |
| ·移位与分支部件结构与功能 | 第18-19页 |
| ·移位与分支部件设计目标 | 第19页 |
| ·移位与分支部件指令分析 | 第19-21页 |
| ·设计层次与结构划分 | 第21-24页 |
| ·移位与分支部件设计层次 | 第21-22页 |
| ·移位与分支部件结构划分 | 第22-23页 |
| ·移位与分支部件模块划分 | 第23-24页 |
| ·移位与分支部件设计方法 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 移位与分支部件全定制设计 | 第27-49页 |
| ·全定制设计方法 | 第27-28页 |
| ·移位与分支部件全定制电路设计 | 第28-42页 |
| ·操作数判断模块 | 第28-31页 |
| ·算术运算模块 | 第31-33页 |
| ·逻辑运算模块 | 第33-36页 |
| ·位操作模块 | 第36-40页 |
| ·结果判断模块 | 第40-42页 |
| ·移位与分支部件全定制版图设计 | 第42-48页 |
| ·版图模块布局 | 第42-43页 |
| ·版图布线规划 | 第43-44页 |
| ·版图层次化设计 | 第44-47页 |
| ·版图设计集成 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 逻辑综合与物理设计 | 第49-62页 |
| ·逻辑综合 | 第49-53页 |
| ·综合设计层次划分 | 第51页 |
| ·指令锁存模块综合 | 第51-52页 |
| ·顶层模块逻辑综合 | 第52-53页 |
| ·物理设计与集成 | 第53-57页 |
| ·锁存模块物理设计 | 第53-54页 |
| ·运算模块全定制集成 | 第54-55页 |
| ·移位与分支部件物理设计 | 第55-57页 |
| ·设计视图建立 | 第57-61页 |
| ·全定制设计LEF 视图建立 | 第57-59页 |
| ·移位与分支部件时序模型建立 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 移位与分支部件设计验证 | 第62-70页 |
| ·移位与分支部件功能验证 | 第62-66页 |
| ·RTL 级功能验证 | 第62-64页 |
| ·电路功能验证 | 第64-65页 |
| ·版图功能验证 | 第65-66页 |
| ·移位与分支部件时序验证 | 第66-68页 |
| ·静态时序分析 | 第66-67页 |
| ·动态时序分析 | 第67-68页 |
| ·移位与分支部件验证分析 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 结束语 | 第70-72页 |
| ·全文总结 | 第70-71页 |
| ·工作展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 作者在学期间取得的学术成果 | 第76页 |
