| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-19页 |
| ·课题研究背景 | 第12-14页 |
| ·嵌入式多核处理器与片上调试技术 | 第12-13页 |
| ·YHFT-QDSP 调试系统 | 第13-14页 |
| ·相关研究工作 | 第14-16页 |
| ·仿真器概述 | 第14页 |
| ·嵌入式多核处理器的JTAG 调试技术 | 第14-16页 |
| ·嵌入式多核处理器的Trace 调试技术 | 第16页 |
| ·国内外发展现状 | 第16-17页 |
| ·本文主要研究内容 | 第17-18页 |
| ·本文的组织结构 | 第18-19页 |
| 第二章 QDSP 仿真器相关技术研究与调试方案设计 | 第19-26页 |
| ·JTAG 的基本原理 | 第19-24页 |
| ·边界扫描原理 | 第19-20页 |
| ·JTAG 的基本结构 | 第20-21页 |
| ·TAP 控制器 | 第21-24页 |
| ·QDSP 仿真器的设计概述 | 第24-25页 |
| ·QDSP 仿真器的功能描述 | 第24页 |
| ·QDSP 仿真器的总体设计 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 QDSP 仿真器的JTAG 调试通路设计 | 第26-38页 |
| ·USB2.0 总线规范 | 第26-28页 |
| ·USB 通信协议中的几个概念 | 第27页 |
| ·USB 数据传输 | 第27-28页 |
| ·USB2.0 接口芯片CY7C68013 | 第28-31页 |
| ·CY7C68013 的内部结构 | 第28-29页 |
| ·CY7C68013 的端点 | 第29-30页 |
| ·通用可编程接口GPIF | 第30-31页 |
| ·QDSP 仿真器JTAG 调试通路的硬件设计 | 第31-33页 |
| ·JTAG 调试通路的硬件连接 | 第32页 |
| ·FPGA 程序设计 | 第32-33页 |
| ·USB 外设固件程序设计 | 第33-37页 |
| ·固件框架 | 第33-34页 |
| ·固件程序开发 | 第34-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 QDSP 仿真器的trace 调试通路设计 | 第38-65页 |
| ·同步动态随机存储器（SDRAM） | 第38-39页 |
| ·MT48LC32M16A2 简介 | 第39-47页 |
| ·工作特性及功能描述 | 第39-41页 |
| ·SDRAM 的初始化 | 第41-42页 |
| ·SDRAM 的寄存器说明 | 第42-43页 |
| ·SDRAM 的指令 | 第43-45页 |
| ·SDRAM 的操作 | 第45-47页 |
| ·Trace 调试通路的硬件设计 | 第47-64页 |
| ·trace 调试通路的消息协议 | 第49-50页 |
| ·时间戳的作用 | 第50页 |
| ·SDRAM 控制器功能描述 | 第50-51页 |
| ·SDRAM 控制器的模块化设计 | 第51-63页 |
| ·CY7C68013 内部信号说明 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第五章 QDSP 仿真器的验证 | 第65-73页 |
| ·集成电路设计中的验证方法 | 第65-66页 |
| ·模拟验证 | 第65-66页 |
| ·功能验证 | 第66页 |
| ·模拟验证 | 第66-69页 |
| ·功能验证 | 第69-72页 |
| ·内部寄存器的访问功能验证 | 第69页 |
| ·内部存储器的访问功能验证 | 第69-70页 |
| ·断点功能验证 | 第70-71页 |
| ·单步执行功能验证 | 第71页 |
| ·复位CPU 功能验证 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 结束语 | 第73-75页 |
| ·工作总结 | 第73页 |
| ·工作展望 | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-80页 |
| 作者在学期间取得的学术成果 | 第80页 |