基于OMAP-L138的监测接收机硬件设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第11-14页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 国内外发展现状 | 第12-13页 |
| 1.3 本文的主要内容及结构 | 第13-14页 |
| 第二章 网络监测接收机硬件方案设计 | 第14-22页 |
| 2.1 网络监测体系架构简介 | 第14-16页 |
| 2.1.1 传统无线电监测系统 | 第14页 |
| 2.1.2 无线电频谱现状 | 第14-15页 |
| 2.1.3 网络监测系统功能及结构 | 第15-16页 |
| 2.2 监测接收机的功能及指标 | 第16-18页 |
| 2.2.1 监测接收机基本功能 | 第16-17页 |
| 2.2.2 监测接收机主要技术指标 | 第17-18页 |
| 2.3 监测接收机信号处理数据流及硬件结构 | 第18-21页 |
| 2.3.1 信号处理数据流 | 第18-20页 |
| 2.3.2 硬件系统总体结构 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 监测接收机硬件设计 | 第22-49页 |
| 3.1 射频前端 | 第22-26页 |
| 3.1.1 射频前端的选定及参数 | 第22-25页 |
| 3.1.2 射频模块接口电路 | 第25页 |
| 3.1.3 射频模块与数字板间的通信协议 | 第25-26页 |
| 3.2 模数变换及其器件选型 | 第26-30页 |
| 3.2.1 采样率的选择及中频信号频谱分析 | 第26-28页 |
| 3.2.2 A/D器件的选择 | 第28-29页 |
| 3.2.3 A/D硬件电路设计 | 第29-30页 |
| 3.3 FPGA外围电路设计 | 第30-35页 |
| 3.3.1 FPGA芯片简介 | 第31页 |
| 3.3.2 FPGA电源设计和IO 口分配 | 第31-32页 |
| 3.3.3 FPGA配置电路设计 | 第32-33页 |
| 3.3.4 DDR2电路设计 | 第33-35页 |
| 3.4 OMAP-L138及其外围电路设计 | 第35-39页 |
| 3.4.1 OMAP-L138芯片简介 | 第35-36页 |
| 3.4.2 OMAP-L138配置电路 | 第36-38页 |
| 3.4.3 OMAP-L138扩展内存电路设计 | 第38-39页 |
| 3.5 OMAP-L138与FPGA通信接口设计 | 第39-43页 |
| 3.5.1 uPP接口 | 第40-41页 |
| 3.5.2 McBSP接口 | 第41-43页 |
| 3.6 网络接口设计 | 第43-44页 |
| 3.7 系统时钟与系统电源设计 | 第44-47页 |
| 3.7.1 时钟方案设计 | 第45页 |
| 3.7.2 电源方案设计 | 第45-47页 |
| 3.8 系统功耗分析 | 第47-48页 |
| 3.9 本章小结 | 第48-49页 |
| 第四章 数据通信接口驱动软件设计 | 第49-60页 |
| 4.1 McBSP接口驱动设计 | 第49-54页 |
| 4.1.1 初始化McBSP | 第50页 |
| 4.1.2 设置EDMA3 | 第50-54页 |
| 4.2 uPP接口驱动设计 | 第54-58页 |
| 4.2.1 DMA配置概念 | 第55-56页 |
| 4.2.2 uPP接口驱动配置流程 | 第56-57页 |
| 4.2.3 中断服务函数设计 | 第57-58页 |
| 4.3 本章小结 | 第58-60页 |
| 第五章 接收机系统测试 | 第60-69页 |
| 5.1 系统测试硬件平台介绍 | 第60页 |
| 5.2 数字硬件板测试 | 第60-67页 |
| 5.2.1 AD有效位数测试 | 第61-63页 |
| 5.2.2 DDR2测试 | 第63-64页 |
| 5.2.3 NOR-Flash测试 | 第64-65页 |
| 5.2.4 McBSP接口测试 | 第65页 |
| 5.2.5 uPP接口测试 | 第65-66页 |
| 5.2.6 网络通信测试 | 第66-67页 |
| 5.3 系统集成及联合调试 | 第67-68页 |
| 5.4 本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 6.1 本文主要贡献 | 第69页 |
| 6.2 后续工作展望 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 攻读硕士学位期间取得的成果 | 第75-76页 |
