| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 图清单 | 第9-11页 |
| 表清单 | 第11-12页 |
| 注释表 | 第12-13页 |
| 缩略词 | 第13-15页 |
| 第一章 绪论 | 第15-20页 |
| 1.1 研究背景 | 第15-17页 |
| 1.1.1 技术沿革 | 第15-16页 |
| 1.1.2 发展现状 | 第16-17页 |
| 1.1.3 发展趋势 | 第17页 |
| 1.2 研究意义 | 第17-18页 |
| 1.3 研究内容 | 第18-20页 |
| 第二章 相控阵设备原理与设计方案 | 第20-27页 |
| 2.1 基础理论概述 | 第20-21页 |
| 2.2 相控阵原理介绍 | 第21-23页 |
| 2.3 聚焦及偏转原理解析 | 第23-25页 |
| 2.3.1 聚焦原理 | 第23-24页 |
| 2.3.2 偏转原理 | 第24页 |
| 2.3.3 聚焦偏转 | 第24-25页 |
| 2.4 设计方案 | 第25-26页 |
| 2.4.1 需求分析 | 第25页 |
| 2.4.2 整体方案 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 数字控制电路设计 | 第27-45页 |
| 3.1 需求分析 | 第27页 |
| 3.2 FPGA 选型及外围设备电路 | 第27-28页 |
| 3.2.1 FPGA 选型 | 第27-28页 |
| 3.2.2 外围设备电路 | 第28页 |
| 3.3 Quartus II 与延时激励电路设计 | 第28-38页 |
| 3.3.1 Quartus II 开发环境与 ModelSim 仿真软件 | 第28-31页 |
| 3.3.2 Verilog HDL 硬件描述语言 | 第31页 |
| 3.3.3 总体框架 | 第31-32页 |
| 3.3.4 延时模组具体设计 | 第32-36页 |
| 3.3.5 激励信号发射模组设计 | 第36-38页 |
| 3.4 嵌入式系统设计 | 第38-42页 |
| 3.4.1 硬件构建 | 第38-40页 |
| 3.4.2 程序设计 | 第40-42页 |
| 3.5 仿真与实验结果分析 | 第42-44页 |
| 3.5.1 可编程激励信号仿真 | 第42页 |
| 3.5.2 激励信号发射延时仿真 | 第42-43页 |
| 3.5.3 实验结果分析 | 第43-44页 |
| 3.6 本章小结 | 第44-45页 |
| 第四章 超声波收发电路设计 | 第45-65页 |
| 4.1 总体框架 | 第45-46页 |
| 4.2 发射电路 | 第46-49页 |
| 4.2.1 高压方波脉冲生成电路 | 第46-47页 |
| 4.2.2 MOSFET 驱动电路 | 第47-49页 |
| 4.3 相控阵探头选型 | 第49-50页 |
| 4.4 接收电路 | 第50-59页 |
| 4.4.1 限幅电路 | 第51-53页 |
| 4.4.2 放大电路 | 第53-56页 |
| 4.4.3 级间耦合电路 | 第56页 |
| 4.4.4 模数转换 | 第56-59页 |
| 4.5 接口设计 | 第59-61页 |
| 4.5.1 USB 接口 | 第59页 |
| 4.5.2 OMNI 接口 | 第59-60页 |
| 4.5.3 SMA 连接器 | 第60-61页 |
| 4.6 印制电路板设计 | 第61页 |
| 4.7 电路测试与分析 | 第61-64页 |
| 4.7.1 高压激励信号测试 | 第61-62页 |
| 4.7.2 单一收发电路测试 | 第62-64页 |
| 4.8 本章小结 | 第64-65页 |
| 第五章 检测验证试验 | 第65-68页 |
| 5.1 前期准备 | 第65页 |
| 5.2 操作过程 | 第65-66页 |
| 5.3 结果分析 | 第66-67页 |
| 5.4 本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 总结 | 第68-69页 |
| 6.2 展望 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-75页 |
| 在学期间的研究成果及发表的学术论文 | 第75页 |