基于FPGA的TDI-CCD图像采集系统设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第13-17页 |
| 1.1 研究背景 | 第13-14页 |
| 1.2 国内外研究现状及发展趋势 | 第14-15页 |
| 1.2.1 国外研究现状 | 第14页 |
| 1.2.2 国内研究现状 | 第14-15页 |
| 1.3 论文的研究内容及结构 | 第15-17页 |
| 第2章 工作原理及主要相关技术介绍 | 第17-29页 |
| 2.1 CCD结构及工作原理 | 第17-20页 |
| 2.1.1 CCD图像传感器结构 | 第17-18页 |
| 2.1.2 CCD图像传感器的工作原理 | 第18-20页 |
| 2.2 TDI-CCD工作原理 | 第20-21页 |
| 2.3 CCD主要噪声介绍 | 第21-25页 |
| 2.3.1 CCD的主要噪声 | 第21-24页 |
| 2.3.2 相关双采样技术介绍 | 第24-25页 |
| 2.4 千兆以太网技术介绍 | 第25-28页 |
| 2.4.1 TCP/IP体系结构 | 第25-26页 |
| 2.4.2 UDP协议 | 第26-27页 |
| 2.4.3 IP协议 | 第27页 |
| 2.4.4 以太网帧格式 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第3章 图像采集系统硬件电路设计 | 第29-47页 |
| 3.1 系统设计需求 | 第29页 |
| 3.2 系统硬件结构 | 第29-30页 |
| 3.3 电源供电模块 | 第30-34页 |
| 3.3.1 LDO降压电路 | 第31-32页 |
| 3.3.2 降压变换器电路 | 第32-33页 |
| 3.3.3 电荷泵电路 | 第33-34页 |
| 3.4 FPGA外围电路 | 第34-37页 |
| 3.4.1 时钟晶振电路 | 第34页 |
| 3.4.2 FPGA配置电路 | 第34-36页 |
| 3.4.3 FPGA驱动控制 | 第36-37页 |
| 3.5 CCD驱动电路模块 | 第37-39页 |
| 3.5.1 S10200-01的介绍 | 第37-38页 |
| 3.5.2 TDI-CCD电路设计 | 第38-39页 |
| 3.6 A/D采样模块 | 第39-41页 |
| 3.6.1 A/D的选型原则 | 第39-40页 |
| 3.6.2 AD9826介绍 | 第40-41页 |
| 3.6.3 AD9826电路设计 | 第41页 |
| 3.7 以太网传输模块 | 第41-43页 |
| 3.7.1 GMII接口介绍 | 第41-42页 |
| 3.7.2 RTL8211E电路 | 第42-43页 |
| 3.8 时钟电平转换模块 | 第43-45页 |
| 3.8.1 时钟电平转换芯片选型原则 | 第43页 |
| 3.8.2 EL7457介绍 | 第43-44页 |
| 3.8.3 时钟电平转换电路设计 | 第44-45页 |
| 3.9 PCB板设计 | 第45-46页 |
| 3.10 本章小结 | 第46-47页 |
| 第4章 FPGA程序设计 | 第47-65页 |
| 4.1 FPGA开发流程 | 第47-49页 |
| 4.2 Verilog语言简介 | 第49页 |
| 4.3 Xilinx ISE软件开发平台简介 | 第49页 |
| 4.4 系统整体框图 | 第49-50页 |
| 4.5 TDI-CCD采集模块时序控制 | 第50-54页 |
| 4.5.1 TDI-CCD时序分析 | 第50-52页 |
| 4.5.2 TDI-CCD驱动时序设计 | 第52-54页 |
| 4.5.3 TDI-CCD驱动时序仿真 | 第54页 |
| 4.6 AD9826模块时序设计 | 第54-59页 |
| 4.6.1 AD9826寄存器配置 | 第54-56页 |
| 4.6.2 寄存器配置程序设计 | 第56-58页 |
| 4.6.3 AD9826相关双采样时序设计 | 第58-59页 |
| 4.7 以太网传输模块 | 第59-62页 |
| 4.7.1 数据封装 | 第59-60页 |
| 4.7.2 数据发送模块 | 第60-61页 |
| 4.7.3 数据接收模块 | 第61-62页 |
| 4.8 时钟管理模块 | 第62-63页 |
| 4.9 本章小结 | 第63-65页 |
| 第5章 上位机软件设计 | 第65-71页 |
| 5.1 系统软件开发环境 | 第65-66页 |
| 5.2 系统软件相关技术介绍 | 第66页 |
| 5.2.1 UDP网络通信 | 第66页 |
| 5.2.2 多线程技术 | 第66页 |
| 5.3 上位机软件设计 | 第66-69页 |
| 5.3.1 数据协议 | 第66-67页 |
| 5.3.2 上位机功能划分 | 第67-69页 |
| 5.4 本章小结 | 第69-71页 |
| 第6章 系统测试 | 第71-81页 |
| 6.1 硬件电路调试 | 第71-73页 |
| 6.2 驱动程序调试 | 第73-76页 |
| 6.2.1 TDI-CCD驱动信号检测 | 第73-74页 |
| 6.2.2 TDI-CCD输出信号 | 第74-75页 |
| 6.2.3 AD9826调试 | 第75-76页 |
| 6.3 系统综合调试 | 第76-78页 |
| 6.4 信噪比测试 | 第78-80页 |
| 6.4.1 行间噪声提取 | 第78-79页 |
| 6.4.2 测试与结果 | 第79-80页 |
| 6.5 本章小结 | 第80-81页 |
| 第7章 总结与展望 | 第81-83页 |
| 7.1 工作总结 | 第81页 |
| 7.2 工作展望 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-89页 |
| 在读期间发表的学术论文与取得的其他研究成果 | 第89页 |
