基于硬件协议及算法的网络数据加密机
| 中文摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 研究意义 | 第11-12页 |
| 1.3 国内外研究现状 | 第12-13页 |
| 1.4 论文研究的主要内容 | 第13-14页 |
| 1.5 论文的结构安排 | 第14-15页 |
| 1.6 本章小结 | 第15-16页 |
| 第2章 系统的设计基础 | 第16-37页 |
| 2.1 网络通信安全模型 | 第16页 |
| 2.2 加密算法比较 | 第16-22页 |
| 2.2.1 分组密码 | 第19-20页 |
| 2.2.2 数据加密标准 DES | 第20-21页 |
| 2.2.3 高级加密标准 AES | 第21-22页 |
| 2.3 高级加密标准 AES 算法描述 | 第22-34页 |
| 2.3.1 加解密输入输出数据结构 | 第22-24页 |
| 2.3.2 AES 结构 | 第24-27页 |
| 2.3.3 加密轮变换 | 第27-32页 |
| 2.3.4 密钥扩展 | 第32-34页 |
| 2.4 硬件网络协议 | 第34-36页 |
| 2.5 本章小结 | 第36-37页 |
| 第3章 系统设计方案 | 第37-43页 |
| 3.1 系统组成及功能介绍 | 第37-38页 |
| 3.2 系统设计 | 第38-41页 |
| 3.2.1 硬件设计 | 第38-40页 |
| 3.2.2 软件设计 | 第40-41页 |
| 3.3 本章小结 | 第41-43页 |
| 第4章 系统功能实现 | 第43-54页 |
| 4.1 W5500 协议栈芯片 | 第43-45页 |
| 4.2 STM32 结构与选型 | 第45-46页 |
| 4.3 硬件电路实现 | 第46-47页 |
| 4.4 AES 的 C 语言实现 | 第47-49页 |
| 4.4.1 密钥扩展 | 第47-48页 |
| 4.4.2 数据加密 | 第48页 |
| 4.4.3 数据解密 | 第48-49页 |
| 4.5 硬件协议栈的实现 | 第49-53页 |
| 4.5.1 W5500 初始化 | 第49-50页 |
| 4.5.2 Socket 0 建立连接 | 第50-51页 |
| 4.5.3 W5500 发送数据 | 第51-52页 |
| 4.5.4 W5500 接收数据 | 第52-53页 |
| 4.6 本章小结 | 第53-54页 |
| 第5章 系统运行调试 | 第54-58页 |
| 5.1 系统功能验证 | 第54-56页 |
| 5.2 系统调试 | 第56-57页 |
| 5.3 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-64页 |
| 附录 | 第64-66页 |
| 致谢 | 第66-67页 |
| 攻读硕士学位期间发表的学术论文与获得奖励 | 第67页 |
