基于USB接口的虚拟逻辑分析仪的设计
| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第一章 绪论 | 第10-15页 |
| ·课题的研究意义、国内外现状分析 | 第10-11页 |
| ·课题研究意义 | 第10页 |
| ·国内外现状分析 | 第10-11页 |
| ·逻辑分析仪 | 第11-13页 |
| ·逻辑分析仪的主要技术指标 | 第12页 |
| ·逻辑分析仪的功能 | 第12-13页 |
| ·课题研究内容 | 第13-15页 |
| 第二章 USB原理简介 | 第15-22页 |
| ·USB的特点 | 第15-16页 |
| ·USB系统描述 | 第16-18页 |
| ·USB主机 | 第17页 |
| ·USB设备 | 第17页 |
| ·USB的连接 | 第17-18页 |
| ·USB2.0数据通信流 | 第18-22页 |
| ·设备端点 | 第19页 |
| ·USB通道 | 第19-20页 |
| ·传送类型 | 第20-22页 |
| 第三章 逻辑分析仪硬件设计 | 第22-34页 |
| ·现场可编程逻辑器件FPGA | 第22-23页 |
| ·FPGA设计流程 | 第22-23页 |
| ·逻辑分析仪主芯片选型 | 第23-28页 |
| ·芯片选择依据 | 第24页 |
| ·芯片特性 | 第24-28页 |
| ·EP1C3T144C8芯片配置 | 第28-29页 |
| ·虚拟逻辑分析仪硬件总体方案设计 | 第29-30页 |
| ·逻辑分析仪外围电路设计 | 第30-34页 |
| ·电源电路设计 | 第30-31页 |
| ·时钟电路设计 | 第31页 |
| ·复位电路 | 第31页 |
| ·JTAG接口设计 | 第31-32页 |
| ·AS接口设计 | 第32-34页 |
| 第四章 逻辑分析仪软件设计 | 第34-44页 |
| ·数字电路设计的基本思想 | 第34-35页 |
| ·Verilog HDL语言简介 | 第35-36页 |
| ·Quartus Ⅱ软件概述 | 第36-38页 |
| ·Quartus Ⅱ的特点 | 第36页 |
| ·Quartus Ⅱ设计流程 | 第36-38页 |
| ·逻辑分析仪功能模块设计 | 第38-44页 |
| ·逻辑分析仪的总体功能组成 | 第38-39页 |
| ·虚拟逻辑分析仪的各个功能模块的设计与仿真 | 第39-44页 |
| 第五章 逻辑分析仪USB接口驱动设计 | 第44-59页 |
| ·USB接口芯片选择 | 第44-47页 |
| ·芯片结构 | 第45-47页 |
| ·CY7C68013和FPGA的接口设计 | 第47-50页 |
| ·USB固件编程 | 第50-54页 |
| ·固件构架流程 | 第50-52页 |
| ·CY7C68013固件开发 | 第52-54页 |
| ·逻辑分析仪驱动程序设计 | 第54-59页 |
| ·USB驱动程序 | 第54-55页 |
| ·逻辑分析仪驱动程序开发 | 第55-59页 |
| 第六章 逻辑分析仪功能界面的设计 | 第59-64页 |
| ·VisualC++6.0简介 | 第59页 |
| ·MFC简介 | 第59-61页 |
| ·功能界面的开发 | 第61-63页 |
| ·结果分析 | 第63-64页 |
| 结论 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录 | 第70-74页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第74-75页 |
