摘要 | 第4-5页 |
Abstract | 第5页 |
第1章 绪论 | 第9-13页 |
1.1 研究背景 | 第9页 |
1.2 高速SERDES | 第9-10页 |
1.3 国内外研究现状 | 第10-11页 |
1.4 本文的主要内容及结构安排 | 第11-13页 |
第2章 高速串行通信基础 | 第13-21页 |
2.1 信号源 | 第13-14页 |
2.2 信道的非理想特性 | 第14-16页 |
2.2.1 频率相关性损耗 | 第14-15页 |
2.2.2 串扰 | 第15页 |
2.2.3 反射 | 第15页 |
2.2.4 噪声 | 第15-16页 |
2.3 信道传递函数 | 第16-17页 |
2.3.1 信道冲激响应 | 第16页 |
2.3.2 信道的S参数 | 第16-17页 |
2.4 码间干扰与均衡 | 第17-20页 |
2.4.1 码间干扰 | 第17页 |
2.4.2 信道均衡 | 第17-18页 |
2.4.3 奈奎斯特第一准则 | 第18-20页 |
2.5 本章小结 | 第20-21页 |
第3章 高速串行链路建模 | 第21-33页 |
3.1 高速串行链路中的均衡技术 | 第21-23页 |
3.1.1 高速串行链路结构 | 第21页 |
3.1.2 预加重 | 第21-22页 |
3.1.3 连续时间线性均衡器 | 第22页 |
3.1.4 判决反馈均衡器 | 第22-23页 |
3.2 基于MATLAB的预加重和CTLE建模仿真 | 第23-27页 |
3.2.1 信道特性 | 第23-24页 |
3.2.2 预加重仿真 | 第24-25页 |
3.2.3 CTLE仿真 | 第25-27页 |
3.3 基于ADS的CTLE+DFE组合均衡器建模 | 第27-31页 |
3.3.1 基于ADS的建模 | 第27-28页 |
3.3.2 性能评价指标 | 第28页 |
3.3.3 建模结果分析 | 第28-31页 |
3.3.4 仿真结果总结 | 第31页 |
3.4 本章小结 | 第31-33页 |
第4章 自适应模拟均衡器的设计 | 第33-53页 |
4.1 总体结构 | 第33页 |
4.2 自适应控制 | 第33-37页 |
4.2.1 典型的自适应回路 | 第33-36页 |
4.2.1.1 单回路自适应结构 | 第33-35页 |
4.2.1.2 双回路自适应结构 | 第35-36页 |
4.2.2 本文的自适应结构 | 第36-37页 |
4.3 带宽拓展技术 | 第37-40页 |
4.3.1 并联峰化技术 | 第37-38页 |
4.3.2 有源负反馈技术 | 第38-39页 |
4.3.3 电容中和技术 | 第39-40页 |
4.4 自适应模拟均衡器的电路设计 | 第40-50页 |
4.4.1 均衡滤波器的设计 | 第40-47页 |
4.4.1.1 高频补偿滤波器的设计 | 第41-44页 |
4.4.1.2 单位增益滤波器设计 | 第44页 |
4.4.1.3 乘法器和加法器的设计 | 第44-47页 |
4.4.2 自适应回路设计 | 第47-50页 |
4.4.2.1 判决器的设计 | 第47-48页 |
4.4.2.2 转换时间检测器的设计 | 第48-49页 |
4.4.2.3 积分器的设计 | 第49-50页 |
4.4.3 输出缓冲电路的设计 | 第50页 |
4.5 系统前仿真 | 第50-52页 |
4.6 本章小结 | 第52-53页 |
第5章 自适应模拟均衡器的版图设计 | 第53-61页 |
5.1 集成电路版图设计基本技术 | 第53-55页 |
5.1.1 叉指晶体管 | 第53页 |
5.1.2 对称性与匹配 | 第53页 |
5.1.3 噪声 | 第53-54页 |
5.1.4 闩锁效应 | 第54-55页 |
5.1.5 天线效应 | 第55页 |
5.1.6 ESD保护 | 第55页 |
5.2 自适应模拟均衡器的版图设计 | 第55-58页 |
5.2.1 版图设计的基本流程 | 第55-56页 |
5.2.2 自适应模拟均衡器的版图设计 | 第56-57页 |
5.2.3 系统后仿真 | 第57-58页 |
5.3 芯片测试方案 | 第58-59页 |
5.4 本章小结 | 第59-61页 |
第6章 总结与展望 | 第61-63页 |
参考文献 | 第63-65页 |
致谢 | 第65-67页 |
攻读硕士期间发表的论文 | 第67页 |