网络性能测试系统功能模块的FPGA实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 论文研究背景及意义 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-9页 |
| 1.3 论文主要工作与结构安排 | 第9-11页 |
| 2 网络通信协议与测试系统的架构设计 | 第11-22页 |
| 2.1 以太网简介 | 第11-12页 |
| 2.1.1 千兆以太网概述 | 第11页 |
| 2.1.2 网络协议模型简介 | 第11-12页 |
| 2.2 网络通信协议与RFC2544测试标准简介 | 第12-18页 |
| 2.2.1 以太网帧协议概述 | 第12-14页 |
| 2.2.2 VLAN简介 | 第14-15页 |
| 2.2.3 IP协议简介 | 第15-16页 |
| 2.2.4 UDP协议简介 | 第16-17页 |
| 2.2.5 RFC2544测试标准简介 | 第17-18页 |
| 2.3 网络性能测试系统的需求分析 | 第18-19页 |
| 2.3.1 功能需求分析 | 第18-19页 |
| 2.3.2 测试系统的性能指标 | 第19页 |
| 2.4 网络性能测试系统整体架构设计与分析 | 第19-21页 |
| 2.4.1 网络性能测试系统的整体架构 | 第19-21页 |
| 2.4.2 整体架构的优势分析 | 第21页 |
| 2.5 本章小结 | 第21-22页 |
| 3 FPGA测试模块的硬件研究与方案设计 | 第22-34页 |
| 3.1 FPGA测试模块的硬件平台介绍 | 第22-24页 |
| 3.1.1 硬件方案介绍 | 第22页 |
| 3.1.2 硬件选择 | 第22-24页 |
| 3.2 硬件平台中器件的外围电路介绍 | 第24-27页 |
| 3.2.1 FPGA与PHY芯片接口电路 | 第24-25页 |
| 3.2.2 物理层接口电路 | 第25-26页 |
| 3.2.3 时钟电路 | 第26页 |
| 3.2.4 电源电路 | 第26-27页 |
| 3.3 FPGA整体方案设计 | 第27-29页 |
| 3.4 上位机设计 | 第29-33页 |
| 3.4.1 上位机功能需求 | 第29页 |
| 3.4.2 上位机方案设计 | 第29-30页 |
| 3.4.3 上位机软件实现 | 第30-33页 |
| 3.5 本章小结 | 第33-34页 |
| 4 整体方案中各功能模块的FPGA实现 | 第34-60页 |
| 4.1 FPGA的设计流程与开发环境 | 第34-35页 |
| 4.2 GE测试模块及其子模块的设计与仿真验证 | 第35-52页 |
| 4.2.1 GE测试模块整体方案设计 | 第35-37页 |
| 4.2.2 发送方向各功能模块的设计 | 第37-46页 |
| 4.2.3 接收方向各功能模块的设计 | 第46-52页 |
| 4.3 DUT校验检测模块的设计 | 第52-55页 |
| 4.3.1 FCS校验检测模块 | 第52-54页 |
| 4.3.2 Checksum校验检测模块 | 第54-55页 |
| 4.4 环回模块的设计 | 第55-57页 |
| 4.4.1 数据链路层环回 | 第56-57页 |
| 4.4.2 网络层环回 | 第57页 |
| 4.5 VLAN测试模块的设计 | 第57-59页 |
| 4.6 本章小结 | 第59-60页 |
| 5 系统调试及RFC2544性能测试 | 第60-76页 |
| 5.1 系统测试平台 | 第60-61页 |
| 5.1.1 测试平台及环境 | 第60页 |
| 5.1.2 模块调试步骤 | 第60-61页 |
| 5.2 GE测试模块调试 | 第61-68页 |
| 5.3 DUT校验检测模块调试 | 第68-69页 |
| 5.4 环回模块调试 | 第69-71页 |
| 5.5 VLAN测试模块调试 | 第71-72页 |
| 5.6 RFC2544性能测试实现 | 第72-75页 |
| 5.7 本章小结 | 第75-76页 |
| 6 总结与展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
