OTP存储器智能烧录系统开发技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 研究工作的背景与意义 | 第11-13页 |
| 1.2 各类存储器的特点与发展 | 第13-14页 |
| 1.3 IC烧录器的研究现状 | 第14-16页 |
| 1.4 论文的结构 | 第16-18页 |
| 第二章 智能烧录系统的理论基础 | 第18-30页 |
| 2.1 反熔丝存储单元结构 | 第18-20页 |
| 2.2 反熔丝OTP存储器系列芯片介绍 | 第20-24页 |
| 2.2.1 64Kbit OTP存储器芯片 | 第20-22页 |
| 2.2.2 256Kbit OTP存储器芯片 | 第22-23页 |
| 2.2.3 512Kbit OTP存储器芯片 | 第23-24页 |
| 2.3 存储单元的结构及工作时序 | 第24-29页 |
| 2.3.1 存储单元的结构 | 第24-26页 |
| 2.3.2 存储单元的编程过程及其编程时序 | 第26-28页 |
| 2.3.3 存储单元的读出过程及其读出时序 | 第28-29页 |
| 2.4 本章小节 | 第29-30页 |
| 第三章 智能烧录系统的硬件架构设计 | 第30-46页 |
| 3.1 系统的硬件架构设计 | 第30-32页 |
| 3.2 STM32芯片主控电路设计 | 第32-33页 |
| 3.3 电源电路的设计 | 第33-35页 |
| 3.4 智能编程电压产生电路的设计 | 第35-43页 |
| 3.4.1 智能编程电压产生电路的设计方案 | 第36-37页 |
| 3.4.2 D/A转换芯片 | 第37-41页 |
| 3.4.3 电压放大电路的设计 | 第41-43页 |
| 3.4.4 输出驱动增强电路的设计 | 第43页 |
| 3.5 硬件校验电路的设计 | 第43-44页 |
| 3.6 备用工作电压产生电路的设计 | 第44-45页 |
| 3.7 本章小节 | 第45-46页 |
| 第四章 智能烧录系统的下位机软件设计 | 第46-64页 |
| 4.1 微处理器的开发环境简介 | 第46-47页 |
| 4.2 下位机软件的总体设计 | 第47-48页 |
| 4.3 智能烧录系统的初始化 | 第48-55页 |
| 4.3.1 GPIO端口的初始化 | 第49-51页 |
| 4.3.2 串行通信端口的初始化 | 第51-53页 |
| 4.3.3 OTP存储器的初始化及其时序 | 第53-55页 |
| 4.4 直接读操作程序设计 | 第55-57页 |
| 4.4.1 直接读操作程序流程 | 第55-56页 |
| 4.4.2 读取数据函数设计 | 第56-57页 |
| 4.5 写文件操作程序设计 | 第57-60页 |
| 4.5.1 写文件操作程序流程 | 第57-58页 |
| 4.5.2 数据编程函数程序设计 | 第58-60页 |
| 4.6 智能校验操作程序设计 | 第60-62页 |
| 4.6.1 读校验操作程序流程 | 第60-61页 |
| 4.6.2 读校验与显示函数程序设计 | 第61-62页 |
| 4.7 本章小结 | 第62-64页 |
| 第五章 智能烧录系统的上位机软件与测试 | 第64-74页 |
| 5.1 上位机软件介绍 | 第64-65页 |
| 5.2 系统初始化测试 | 第65-67页 |
| 5.3 读写时序的测试 | 第67-69页 |
| 5.4 直接读操作功能测试 | 第69-70页 |
| 5.5 写文件操作功能测试 | 第70-71页 |
| 5.6 读校验操作功能测试 | 第71-73页 |
| 5.7 本章小结 | 第73-74页 |
| 第六章 全文总结与展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 攻读硕士学位期间取得的成果 | 第79-80页 |
