基于TMS320C6657高速DSP信号处理模块设计
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 论文研究背景及意义 | 第9-10页 |
| 1.2 多核并行DSP处理模块的设计基础 | 第10-11页 |
| 1.2.1 多核DSP技术 | 第10页 |
| 1.2.2 信号处理系统的模块化 | 第10-11页 |
| 1.2.3 多核DSP并行技术 | 第11页 |
| 1.3 论文主要工作 | 第11-13页 |
| 第2章 系统方案设计 | 第13-19页 |
| 2.1 DSP芯片的选型 | 第13-15页 |
| 2.2 系统总体结构 | 第15-17页 |
| 2.3 本章小结 | 第17-19页 |
| 第3章 系统主要硬件电路设计 | 第19-36页 |
| 3.1 时钟电路设计 | 第19-22页 |
| 3.1.1 时钟分析 | 第19-20页 |
| 3.1.2 时钟电路设计 | 第20-22页 |
| 3.2 调试接口电路设计 | 第22-26页 |
| 3.2.1 JTAG调试接口设计 | 第22-23页 |
| 3.2.2 Mini USB接口电路设计 | 第23-26页 |
| 3.3 外部存储器电路设计 | 第26-29页 |
| 3.4 通讯接口硬件电路设计 | 第29-32页 |
| 3.4.1 UART通信接口电路设计 | 第29-30页 |
| 3.4.2 以太网接口电路设计 | 第30-32页 |
| 3.4.3 其他通信接口电路设计 | 第32页 |
| 3.5 BOOT模式及程序烧写 | 第32-34页 |
| 3.5.1 BOOT模式选择 | 第32-33页 |
| 3.5.2 BOOT启动程序的烧写 | 第33-34页 |
| 3.6 本章小结 | 第34-36页 |
| 第4章 系统电源设计 | 第36-50页 |
| 4.1 系统功耗分析 | 第36-38页 |
| 4.1.1 TMS320C6657的功耗分析 | 第36-37页 |
| 4.1.2 存储器功耗分析 | 第37页 |
| 4.1.3 时钟芯片和各种接口芯片的功耗分析 | 第37页 |
| 4.1.4 系统总体功耗分析 | 第37-38页 |
| 4.2 系统上电顺序 | 第38-42页 |
| 4.2.1 系统各个电源之间的时序分析 | 第38-41页 |
| 4.2.2 电源时序控制电路设计 | 第41-42页 |
| 4.3 系统电源总体设计方案 | 第42-48页 |
| 4.3.1 开关电源供电网络 | 第43-44页 |
| 4.3.2 低压差线性电源（LDO）供电网络 | 第44-45页 |
| 4.3.3 电源模块供电网络 | 第45-48页 |
| 4.4 复位电路设计 | 第48-49页 |
| 4.5 本章小结 | 第49-50页 |
| 第5章 多核DSP并行任务方案设计与验证 | 第50-57页 |
| 5.1 多核DSP并行任务处理方案 | 第50-51页 |
| 5.2 多核之间通信方式介绍 | 第51-53页 |
| 5.3 TMS320C6657通信架构设计 | 第53-55页 |
| 5.4 TMS320C6657内核通信功能验证 | 第55-56页 |
| 5.5 本章小结 | 第56-57页 |
| 第6章 通信接口软件设计 | 第57-66页 |
| 6.1 调试平台 | 第57页 |
| 6.2 通信接口软件设计 | 第57-65页 |
| 6.2.1 UART接口软件设计 | 第57-59页 |
| 6.2.2 uPP接口软件设计 | 第59-62页 |
| 6.2.3 以太网接口软件设计 | 第62-65页 |
| 6.3 本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71-72页 |
| 附录 | 第72-73页 |
