| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-16页 |
| ·以太网的历史发展回顾 | 第10-11页 |
| ·接入技术的发展回顾 | 第11-14页 |
| ·有线接入技术 | 第11-12页 |
| ·无线接入技术 | 第12页 |
| ·光纤接入技术 | 第12-14页 |
| ·论文的目标及基本结构 | 第14-16页 |
| ·论文的主要工作 | 第14页 |
| ·基本结构介绍 | 第14-16页 |
| 第二章 基于万兆以太网的无源光网络技术 | 第16-32页 |
| ·10G EPON 协议体系 | 第16-18页 |
| ·MAC 层相关协议 | 第17-18页 |
| ·PHY 层相关协议 | 第18页 |
| ·10G EPON 数据传输 | 第18-20页 |
| ·多点控制协议(Multi-Point Control Protocol, MPCP) | 第20-26页 |
| ·MPCP 帧结构 | 第21-22页 |
| ·MPCP 原理 | 第22页 |
| ·授权过程(Gate Process) | 第22-23页 |
| ·报告过程(Report Process) | 第23-24页 |
| ·发现过程(Discovery Process) | 第24-26页 |
| ·10G EPON 系统关键技术 | 第26-31页 |
| ·测距与补偿 | 第26-27页 |
| ·突发接收和发射 | 第27-28页 |
| ·加密技术 | 第28-29页 |
| ·逻辑拓扑仿真 | 第29-31页 |
| ·动态带宽分配（DBA） | 第31页 |
| ·本章小结 | 第31-32页 |
| 第三章 10G EPON 物理层的ESL 建模 | 第32-54页 |
| ·ESL 概述 | 第32-34页 |
| ·传统的芯片开发流程 | 第32-33页 |
| ·基于ESL 的芯片开发流程 | 第33-34页 |
| ·基于 System Verilog 的物理层 ESL 建模实现 | 第34-44页 |
| ·System Verilog 简介 | 第34-35页 |
| ·10G EPON 物理层的 ESL 模型总体框架 | 第35页 |
| ·下行过程的ESL 建模实现 | 第35-43页 |
| ·上行过程的ESL 建模实现 | 第43-44页 |
| ·RS(255, 223)编解码过程的ESL 实现 | 第44-53页 |
| ·RS(255,223)编译码算法原理概述 | 第45-46页 |
| ·基于C++平台的 RS（255, 223）编解码器ESL 实现 | 第46-50页 |
| ·RS(255, 223)编译码器的 ESL 模型验证 | 第50-53页 |
| ·本章小结 | 第53-54页 |
| 第四章 10G EPON 物理层的硬件设计与实现 | 第54-73页 |
| ·物理层的设计框架 | 第54-55页 |
| ·配置模块 | 第55-57页 |
| ·MPI 异步处理实现 | 第56页 |
| ·CPU 读写控制实现 | 第56-57页 |
| ·发送过程模块 | 第57-62页 |
| ·发送带宽调整模块 | 第58-59页 |
| ·64/66B 编码模块 | 第59页 |
| ·加扰过程模块 | 第59-60页 |
| ·变速箱模块 | 第60-61页 |
| ·PRBS 模块 | 第61-62页 |
| ·接收过程模块 | 第62-65页 |
| ·OLT 侧高速同步过程 | 第63-64页 |
| ·ONU 侧同步过程 | 第64-65页 |
| ·RS(255,223)编解码模块设计 | 第65-72页 |
| ·RS(255, 223)编码模块 | 第65-66页 |
| ·RS(255, 223)译码模块设计 | 第66-72页 |
| ·本章小结 | 第72-73页 |
| 第五章 10G EPON 物理层的验证与测试 | 第73-82页 |
| ·开发工具简介 | 第73-75页 |
| ·FPGA 介绍 | 第73页 |
| ·开发软件介绍 | 第73-75页 |
| ·系统验证与测试 | 第75-78页 |
| ·EDA 验证 | 第75-76页 |
| ·FPGA 验证与测试 | 第76-78页 |
| ·验证结果分析 | 第78-80页 |
| ·FPGA 综合分析 | 第80-81页 |
| ·本章小结 | 第81-82页 |
| 第六章 结束语 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 在学期间的研究成果 | 第86-87页 |
