| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-17页 |
| ·频率合成技术概述 | 第10-11页 |
| ·频率合成器的主要技术指标及其对通信系统性能的影响 | 第11-14页 |
| ·频率稳定度 | 第11-12页 |
| ·相位噪声 | 第12-13页 |
| ·频率范围 | 第13页 |
| ·频率分辨率 | 第13-14页 |
| ·频率切换时间 | 第14页 |
| ·频谱纯度 | 第14页 |
| ·频率合成器国内外发展动态 | 第14-15页 |
| ·课题简介和主要工作 | 第15页 |
| ·论文安排 | 第15-17页 |
| 第二章 PLL 和DDS 基本理论 | 第17-28页 |
| ·PLL 的基本理论 | 第17-23页 |
| ·PLL 基本原理 | 第17页 |
| ·锁相环各个部件的模型 | 第17-19页 |
| ·锁相环的相位模型 | 第19-21页 |
| ·锁相环的频率响应 | 第21-22页 |
| ·环路稳定性分析 | 第22-23页 |
| ·DDS 基本理论 | 第23-28页 |
| ·DDS 的基本原理 | 第23页 |
| ·DDS 杂散分析 | 第23-25页 |
| ·DDS 杂散抑制技术 | 第25-26页 |
| ·DDS 的主要特点 | 第26-28页 |
| 第三章 X 波段频率合成器方案选择与论证 | 第28-37页 |
| ·常用方案分析 | 第28-33页 |
| ·直接频率合成 | 第28-29页 |
| ·脉冲取样锁相源 | 第29页 |
| ·锁相＋倍频方式 | 第29-30页 |
| ·谐波混频方式 | 第30-31页 |
| ·分数分频锁相频率合成方式 | 第31-32页 |
| ·多环方式 | 第32-33页 |
| ·DDS+PLL 方案分析 | 第33-36页 |
| ·DDS 直接激励PLL 方案 | 第33-34页 |
| ·DDS 内插PLL 方案 | 第34-35页 |
| ·DDS 内环分频方案 | 第35-36页 |
| ·本课题所用方案分析 | 第36-37页 |
| ·技术指标 | 第36页 |
| ·方案选择 | 第36-37页 |
| 第四章 主要器件选择与参数分析 | 第37-53页 |
| ·晶振 | 第37-38页 |
| ·鉴相器 | 第38-39页 |
| ·压控振荡器 | 第39-42页 |
| ·VCO 的选用 | 第39-42页 |
| ·直接数字合成芯片 | 第42-46页 |
| ·AD9910 的结构与工作模式 | 第42-44页 |
| ·AD9910 与外围设备的通信 | 第44-46页 |
| ·AD9910 的技术参数 | 第46页 |
| ·中小功率放大器 | 第46-49页 |
| ·滤波器 | 第49-50页 |
| ·单片机 | 第50-53页 |
| ·振荡电路设计 | 第51-52页 |
| ·复位电路设计 | 第52-53页 |
| 第五章 X 波段频率合成器软硬件设计 | 第53-70页 |
| ·X 波段频率合成器详细方案 | 第53-54页 |
| ·X 波段频率合成器指标核算 | 第54-57页 |
| ·频率分辨率指标 | 第54页 |
| ·相噪 | 第54-55页 |
| ·杂散抑制 | 第55-57页 |
| ·其他指标 | 第57页 |
| ·X 波段频率合成器单元电路设计 | 第57-62页 |
| ·锁相环PLL1 的设计 | 第57-59页 |
| ·锁相环PLL2 的设计 | 第59页 |
| ·DDS 的设计 | 第59-61页 |
| ·带通滤波器BPF1 的设计 | 第61-62页 |
| ·X 波段频率合成器测试结果 | 第62-69页 |
| ·PLL1 的调试与测试结果 | 第62-64页 |
| ·DDS 测试结果 | 第64-65页 |
| ·PLL2 的调试与测试结果 | 第65-68页 |
| ·系统联调与测试 | 第68-69页 |
| ·分析与改进 | 第69-70页 |
| 第六章 结论 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 附录一 | 第75-78页 |
| 附录二 | 第78-79页 |
| 作者攻硕期间取得的成果 | 第79-80页 |