H.264/AVC解码运动补偿的VLSI优化实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第11-14页 |
| 1.1 研究的背景及意义 | 第11-12页 |
| 1.2 主要改进工作和贡献 | 第12页 |
| 1.3 论文组织结构 | 第12-14页 |
| 第二章 VLSI 基础及低功耗设计方法 | 第14-23页 |
| 2.1 Moore 定律的历史及其发展 | 第14-15页 |
| 2.2 VLSI 挑战与局限 | 第15-18页 |
| 2.3 CMOS 设备常用功耗分析 | 第18-21页 |
| 2.3.1 动态功耗计算 | 第18-20页 |
| 2.3.2 静态功耗计算 | 第20-21页 |
| 2.4 常用低功耗设计方法 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第三章 H.264/AVC 解码及其运动补偿原理 | 第23-38页 |
| 3.1 视频编解码原理简介 | 第23-24页 |
| 3.2 H.264/AVC 编码标准简介 | 第24-27页 |
| 3.3 H.264/AVC 解码器 | 第27-29页 |
| 3.4 解码器硬件设计考量 | 第29-32页 |
| 3.5 H.264/AVC 解码部分运动补偿算法 | 第32-37页 |
| 3.5.1 分块划分 | 第32-33页 |
| 3.5.2 运动矢量 | 第33-35页 |
| 3.5.3 亮度计算 | 第35-36页 |
| 3.5.4 色度计算 | 第36-37页 |
| 3.6 本章小结 | 第37-38页 |
| 第四章 运动补偿硬件优化设计 | 第38-64页 |
| 4.1 优化考量 | 第38-45页 |
| 4.1.1 多像素并行处理 | 第39-41页 |
| 4.1.2 存储器访问 | 第41页 |
| 4.1.3 流水线作业 | 第41-45页 |
| 4.2 优化设计系统架构 | 第45-63页 |
| 4.2.1 四像素列并行处理 | 第45-46页 |
| 4.2.2 运动矢量预测 | 第46-50页 |
| 4.2.3 存储器架构设计 | 第50-51页 |
| 4.2.4 亮度部分预测 | 第51-60页 |
| 4.2.5 色度部分预测 | 第60-62页 |
| 4.2.6 自适应流水线 | 第62-63页 |
| 4.3 优化设计小结 | 第63-64页 |
| 第五章 设计方案 VLSI 实现和仿真 | 第64-73页 |
| 5.1 设计流程 | 第64-65页 |
| 5.2 设计组成、接口与验证 | 第65-67页 |
| 5.3 门控时钟 | 第67-68页 |
| 5.4 仿真结果与比较分析 | 第68-72页 |
| 5.5 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 回顾与总结 | 第73-74页 |
| 6.2 未来工作展望 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 附录A:缩略语 | 第78-80页 |
| 附录B:测试序列 | 第80-82页 |
| 致谢 | 第82-83页 |
| 攻读学位期间发表的学术论文目录 | 第83页 |
