| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 研究背景和意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.3 研究内容与创新点 | 第15-16页 |
| 1.3.1 研究内容 | 第15页 |
| 1.3.2 主要创新点 | 第15-16页 |
| 1.4 论文结构安排 | 第16-17页 |
| 第二章 密码SoC芯片JTAG安全防护相关技术研究 | 第17-27页 |
| 2.1 JTAG概述 | 第17-20页 |
| 2.1.1 JTAG的基本原理 | 第17-18页 |
| 2.1.2 JTAG的基本结构 | 第18-19页 |
| 2.1.3 JTAG的指令规范 | 第19-20页 |
| 2.2 JTAG安全防护策略分析 | 第20-22页 |
| 2.2.1 Protected JTAG | 第20-21页 |
| 2.2.2 基于证书的安全JTAG | 第21-22页 |
| 2.2.3 基于Schnorr协议的安全JTAG | 第22页 |
| 2.3 针对安全JTAG的攻击方式分析 | 第22-25页 |
| 2.3.1 概念化攻击模型 | 第23-24页 |
| 2.3.2 攻击方式分析 | 第24-25页 |
| 2.4 面向密码SoC的安全JTAG策略需求分析 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 密码SoC多级可配置安全JTAG策略研究 | 第27-43页 |
| 3.1 安全JTAG策略的多级结构研究与设计 | 第27-35页 |
| 3.1.1 密码SoC生命阶段及操作角色研究 | 第27-30页 |
| 3.1.2 多级结构及权限机制设计 | 第30-35页 |
| 3.2 安全JTAG策略的认证协议研究与设计 | 第35-40页 |
| 3.2.1 身份认证协议的选择 | 第35-36页 |
| 3.2.2 NSBO认证协议描述 | 第36-39页 |
| 3.2.3 NSBO的公钥证书结构 | 第39-40页 |
| 3.3 安全JTAG策略的安全性分析 | 第40-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 多级可配置安全JTAG策略的实现及应用 | 第43-59页 |
| 4.1 安全JTAG策略指令定义 | 第43-46页 |
| 4.1.1 公共指令定义 | 第43-44页 |
| 4.1.2 专用指令定义 | 第44-46页 |
| 4.2 安全JTAG策略结构设计 | 第46-54页 |
| 4.2.1 基于专用硬件结构的策略实现 | 第47-51页 |
| 4.2.2 基于密码处理器的策略实现 | 第51-54页 |
| 4.3 安全JTAG策略执行过程分析 | 第54-57页 |
| 4.3.1 基于专用硬件结构的策略执行 | 第54-56页 |
| 4.3.2 基于密码处理器的策略执行 | 第56-57页 |
| 4.4 本章小结 | 第57-59页 |
| 第五章 系统实现方案及测试验证 | 第59-76页 |
| 5.1 安全JTAG密码SoC原型系统构建 | 第59-64页 |
| 5.1.1 系统安全存储控制器实现 | 第60-64页 |
| 5.2 基于仿真环境的系统验证 | 第64-70页 |
| 5.2.1 模块级基本功能验证 | 第64-67页 |
| 5.2.2 系统级仿真平台构建及功能验证 | 第67-70页 |
| 5.3 基于FPGA环境的系统验证 | 第70-73页 |
| 5.3.1 FPGA验证平台搭建 | 第71页 |
| 5.3.2 基本功能验证 | 第71-73页 |
| 5.4 硬件资源占用与性能评估 | 第73-75页 |
| 5.4.1 硬件资源开销及分析 | 第73-74页 |
| 5.4.2 基本性能测试及分析 | 第74-75页 |
| 5.5 本章小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 总结 | 第76-77页 |
| 6.2 展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 作者简历 | 第82-83页 |
| 附录A 标准TAP控制器状态转换图 | 第83-85页 |
| 附录B SPI-Flash控制器 | 第85-87页 |
| 附录C 相关算法公式 | 第87页 |