| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题来源及研究的目的和意义 | 第8页 |
| 1.2 国内外研究现状分析 | 第8-12页 |
| 1.2.1 存储介质发展现状 | 第8-10页 |
| 1.2.2 数据传输接口技术的发展现状 | 第10-11页 |
| 1.2.3 基于PCIe接口的固态存储器国内外研究发展现状 | 第11-12页 |
| 1.2.4 国内外研究现状的简析 | 第12页 |
| 1.3 主要研究内容及论文结构 | 第12-14页 |
| 第2章 总体方案设计 | 第14-26页 |
| 2.1 设计需求分析 | 第14-15页 |
| 2.2 系统总体方案设计 | 第15-16页 |
| 2.3 硬件电路设计 | 第16-25页 |
| 2.3.1 主控模块 | 第16-17页 |
| 2.3.2 e MMC存储阵列模块 | 第17-19页 |
| 2.3.3 USB3.0 模块 | 第19-20页 |
| 2.3.4 PCIe接口模块 | 第20-23页 |
| 2.3.5 DDR缓存模块 | 第23-24页 |
| 2.3.6 电源模块 | 第24-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第3章 高速电路及高速逻辑设计 | 第26-42页 |
| 3.1 典型信号完整性问题 | 第26-27页 |
| 3.1.1 信号反射 | 第26-27页 |
| 3.1.2 信号串扰 | 第27页 |
| 3.2 基于IBIS模型分析的信号完整性PCB设计方法 | 第27-31页 |
| 3.2.1 信号完整性仿真工具及流程 | 第27-28页 |
| 3.2.2 高速PCB设计 | 第28-31页 |
| 3.3 高速逻辑设计方法 | 第31-41页 |
| 3.3.1 设计代码优化 | 第32-36页 |
| 3.3.2 时序约束 | 第36-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第4章 系统固件及软件设计 | 第42-62页 |
| 4.1 系统固件总体设计 | 第42-43页 |
| 4.2 eMMC控制逻辑的设计 | 第43-53页 |
| 4.2.1 时钟管理模块设计 | 第43-45页 |
| 4.2.2 初始化模块设计 | 第45-49页 |
| 4.2.3 数据发送模块设计 | 第49-52页 |
| 4.2.4 数据接收模块设计 | 第52-53页 |
| 4.3 PCIe控制逻辑设计 | 第53-56页 |
| 4.4 DDR控制逻辑设计 | 第56-58页 |
| 4.5 USB3.0 控制逻辑设计 | 第58-59页 |
| 4.6 上位机软件设计 | 第59-61页 |
| 4.6.1 驱动程序设计 | 第59-60页 |
| 4.6.2 链式DMA的实现 | 第60-61页 |
| 4.7 本章小结 | 第61-62页 |
| 第5章 调试与测试分析 | 第62-70页 |
| 5.1 测试方法及流程 | 第62页 |
| 5.2 eMMC控制器测试 | 第62-64页 |
| 5.2.1 初始化及时钟调谐测试 | 第62-63页 |
| 5.2.2 e MMC速度测试 | 第63-64页 |
| 5.3 DDR速度测试 | 第64-65页 |
| 5.4 PCIe接口速度测试 | 第65-66页 |
| 5.5 USB3.0 速度测试 | 第66-67页 |
| 5.6 指标验证 | 第67页 |
| 5.7 调试过程中遇到的问题 | 第67-69页 |
| 5.8 本章小结 | 第69-70页 |
| 结论 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 附录 | 第75-76页 |
| 攻读学位期间发表的学术论文及其他成果 | 第76-78页 |
| 致谢 | 第78-79页 |