| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文选题依据与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 本论文结构安排 | 第11-13页 |
| 第二章 ADC概述 | 第13-20页 |
| 2.1 ADC结构类型 | 第13-16页 |
| 2.2 ADC性能参数 | 第16-19页 |
| 2.2.1 静态性能参数 | 第16-18页 |
| 2.2.2 动态性能参数 | 第18-19页 |
| 2.3 本章小结 | 第19-20页 |
| 第三章 流水线ADC的电路结构与误差来源 | 第20-34页 |
| 3.1 采样保持电路 | 第20-23页 |
| 3.2 sub ADC | 第23-25页 |
| 3.3 MDAC | 第25-29页 |
| 3.3.1 MDAC的结构 | 第25-26页 |
| 3.3.2 运算放大器的结构 | 第26-29页 |
| 3.4 比较器失调误差 | 第29-30页 |
| 3.5 MDAC误差 | 第30-32页 |
| 3.5.1 电容失配 | 第30页 |
| 3.5.2 运放的有限增益和非线性误差 | 第30-31页 |
| 3.5.3 不完全建立误差 | 第31-32页 |
| 3.5.4 MOS开关误差 | 第32页 |
| 3.6 ADC热噪声分析 | 第32-33页 |
| 3.7 本章小结 | 第33-34页 |
| 第四章 流水线ADC的电路结构设计与优化 | 第34-47页 |
| 4.1 采样电容的确定 | 第34-35页 |
| 4.2 运放参数确定与结构选取 | 第35-37页 |
| 4.3 栅压自举开关电路 | 第37-38页 |
| 4.4 带冗余位的流水线ADC的结构 | 第38-44页 |
| 4.5 数字校正技术 | 第44-46页 |
| 4.6 本章小结 | 第46-47页 |
| 第五章 10bit 200MSPS Pipeline ADC的设计 | 第47-60页 |
| 5.1 流水线ADC结构框架的确定 | 第47-48页 |
| 5.2 非交叠时钟的设计 | 第48-49页 |
| 5.3 采样保持电路的设计 | 第49-53页 |
| 5.4 sub-ADC的设计 | 第53-54页 |
| 5.5 MDAC的设计 | 第54-55页 |
| 5.6 流水线ADC的校正 | 第55-57页 |
| 5.7 整体电路前仿结果 | 第57-58页 |
| 5.8 版图及后仿 | 第58-59页 |
| 5.9 本章小结 | 第59-60页 |
| 第六章 全文总结与展望 | 第60-61页 |
| 6.1 全文总结 | 第60页 |
| 6.2 后续工作展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间取得的成果 | 第65-66页 |