基于Cortex-M3处理器基站GPS时钟同步系统设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 论文课题背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.2.1 普通精度时间同步需求研究 | 第10-11页 |
| 1.2.2 高精度时间同步需求研究 | 第11-12页 |
| 1.3 研究意义 | 第12-13页 |
| 1.4 本文结构及主要研究内容 | 第13-14页 |
| 第2章 时钟同步系统原理 | 第14-20页 |
| 2.1 无线通信系统中时钟同步应用场景 | 第14-15页 |
| 2.2 GPS全球定位系统 | 第15-16页 |
| 2.2.1 1PPS | 第15-16页 |
| 2.3 时钟同步原理 | 第16-18页 |
| 2.3.0 基站OCXO工作原理 | 第16页 |
| 2.3.1 PD鉴相器 | 第16-17页 |
| 2.3.2 基站同步原理 | 第17-18页 |
| 2.4 本章小结 | 第18-20页 |
| 第3章 总体方案设计 | 第20-29页 |
| 3.1 总体方案对比 | 第20-21页 |
| 3.2 总体方案设计 | 第21-22页 |
| 3.3 同步方案设计 | 第22-28页 |
| 3.3.1 本地滞后状态 1 | 第22页 |
| 3.3.2 本地滞后状态 2 | 第22-23页 |
| 3.3.3 本地滞后状态 3 | 第23-24页 |
| 3.3.4 本地超前状态 1 | 第24-25页 |
| 3.3.5 本地超前状态 2 | 第25页 |
| 3.3.6 本地超前状态 3 | 第25-26页 |
| 3.3.7 同步状态 | 第26-27页 |
| 3.3.8 状态控制模块汇总 | 第27-28页 |
| 3.4 本章小结 | 第28-29页 |
| 第4章 时钟同步系统硬件设计 | 第29-35页 |
| 4.1 方案设计要求 | 第29页 |
| 4.2 设计思想 | 第29页 |
| 4.3 硬件方案总体设计 | 第29-31页 |
| 4.4 硬件详细设计 | 第31-32页 |
| 4.5 处理器详细设计 | 第32-33页 |
| 4.6 本章小结 | 第33-35页 |
| 第5章 时钟同步系统软件设计 | 第35-51页 |
| 5.1 方案设计要求 | 第35页 |
| 5.2 设计思想 | 第35页 |
| 5.3 方案对比 | 第35-37页 |
| 5.3.1 直接相差法控制策略方案 | 第35-37页 |
| 5.3.2 PID算法控制策略方案 | 第37页 |
| 5.4 软件详细设计方案 | 第37-39页 |
| 5.5 DAC任务模块 | 第39-41页 |
| 5.6 PLLFunc任务-状态判断模块 | 第41-44页 |
| 5.7 PLLFunc任务-PID状态控制模块 | 第44-50页 |
| 5.7.1 相位加速度 | 第45页 |
| 5.7.2 时钟同步三种状态 | 第45-46页 |
| 5.7.3 相位粗调 | 第46-47页 |
| 5.7.4 相位精调 | 第47-48页 |
| 5.7.5 同步状态 | 第48页 |
| 5.7.6 源码 | 第48-50页 |
| 5.8 本章小结 | 第50-51页 |
| 第6章 测试结果 | 第51-57页 |
| 6.1 Matlab仿真结果 | 第51-52页 |
| 6.2 工装测试环境 | 第52-53页 |
| 6.3 工装测试结果 | 第53-56页 |
| 6.4 本章小结 | 第56-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 致谢 | 第63页 |
