基于PXIe总线2.4Gsps ADC数据采集系统的关键技术研究及实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 国内外发展现状 | 第11-12页 |
| 1.3 论文主要研究内容 | 第12-13页 |
| 1.4 论文结构 | 第13-14页 |
| 第二章 高速数据采集理论分析与研究 | 第14-22页 |
| 2.1 高速模数转换器原理 | 第14-16页 |
| 2.2 高速数据流处理原理 | 第16-19页 |
| 2.3 信号完整性问题分析 | 第19-22页 |
| 第三章 高速数据采集硬件设计 | 第22-36页 |
| 3.1 硬件设计需求及方案 | 第22-23页 |
| 3.2 高速ADC电路模块设计 | 第23-29页 |
| 3.2.1 高速ADC简介 | 第24-26页 |
| 3.2.2 前置驱动器设计 | 第26-27页 |
| 3.2.3 射频时钟设计 | 第27-29页 |
| 3.3 DDR2存储设计 | 第29-30页 |
| 3.4 高速数据接口设计 | 第30-32页 |
| 3.5 电源分配系统设计 | 第32-35页 |
| 3.6 PCB板结构设计 | 第35-36页 |
| 第四章 基于FPGA高速数据采集关键技术 | 第36-53页 |
| 4.1 FPGA顶层结构设计 | 第36-37页 |
| 4.2 全局时钟域划分和处理 | 第37-39页 |
| 4.3 ADC高速接口技术 | 第39-42页 |
| 4.4 高速ADC数据的缓存与控制 | 第42-45页 |
| 4.5 数据流弹性控制技术 | 第45-46页 |
| 4.6 PCIe通信技术 | 第46-51页 |
| 4.7 系统时序约束和分析 | 第51-53页 |
| 第五章 系统性能测试 | 第53-63页 |
| 5.1 上位机设计 | 第53-56页 |
| 5.2 测试平台简介 | 第56页 |
| 5.3 硬件测试及分析 | 第56-60页 |
| 5.3.1 电源分配系统 | 第56-58页 |
| 5.3.2 射频时钟 | 第58-59页 |
| 5.3.3 前置驱动器 | 第59-60页 |
| 5.4 系统测试及分析 | 第60-63页 |
| 第六章 总结与展望 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 附录 | 第68-69页 |
| 攻读学位期间科研成果 | 第69-70页 |
| 致谢 | 第70页 |
