支持多模浮点乘加器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 研究背景 | 第14-15页 |
| 1.2 国内外发展现状 | 第15-18页 |
| 1.3 研究内容与章节安排 | 第18-20页 |
| 第二章 浮点乘加电路的基本研究 | 第20-34页 |
| 2.1 IEEE-754标准 | 第20-22页 |
| 2.1.1 浮点数的表示格式 | 第20-22页 |
| 2.1.2 浮点数的操作方式 | 第22页 |
| 2.1.3 浮点数的舍入模式 | 第22页 |
| 2.2 加法器结构及其算法 | 第22-29页 |
| 2.2.1 基本加法电路 | 第22-24页 |
| 2.2.2 常用加法电路 | 第24-29页 |
| 2.3 基本的乘法器结构及其算法 | 第29-32页 |
| 2.4 本章小结 | 第32-34页 |
| 第三章 浮点乘加器总体结构与算法 | 第34-40页 |
| 3.1 设计的总体结构 | 第34-36页 |
| 3.2 数据处理的算法流程 | 第36-38页 |
| 3.3 本章小结 | 第38-40页 |
| 第四章 浮点乘加器子模块设计 | 第40-58页 |
| 4.1 尾数乘模块设计 | 第40-42页 |
| 4.2 符号与指数处理模块设计 | 第42-43页 |
| 4.3 移位对阶模块设计 | 第43-45页 |
| 4.4 尾数加法模块设计 | 第45-46页 |
| 4.5 LZA 前导零计算模块的设计 | 第46-55页 |
| 4.5.1 LZA结构选择 | 第47-49页 |
| 4.5.2 LZA 前导零算法与具体设计 | 第49-55页 |
| 4.6 规格化与舍入模块设计 | 第55-57页 |
| 4.7 本章小结 | 第57-58页 |
| 第五章 浮点乘加器的测试与综合 | 第58-68页 |
| 5.1 测试阶段 | 第58-63页 |
| 5.1.1 模块级测试 | 第58-61页 |
| 5.1.2 系统及测试 | 第61-63页 |
| 5.2 逻辑综合 | 第63-67页 |
| 5.2.1 逻辑综合的技巧与策略 | 第64-65页 |
| 5.2.2 本设计的逻辑综合结果 | 第65-67页 |
| 5.3 本章小结 | 第67-68页 |
| 第六章 总结 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |
