弹载嵌入式实时雷达信号处理系统设计与研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 课题研究背景及意义 | 第16页 |
| 1.2 弹载雷达国内外发展状况 | 第16-19页 |
| 1.3 发展状况总结 | 第19页 |
| 1.4 论文工作及章节安排 | 第19-22页 |
| 第二章 弹载雷达信号处理系统嵌入式技术研究 | 第22-32页 |
| 2.1 引言 | 第22页 |
| 2.2 弹载雷达信号处理系统平台分析 | 第22-24页 |
| 2.2.1 CPCI-E总线 | 第22-23页 |
| 2.2.2 VPX总线 | 第23-24页 |
| 2.2.3 两种平台对比分析 | 第24页 |
| 2.3 弹载信号处理系统处理器分析 | 第24-27页 |
| 2.3.1 弹载信号处理系统处理器介绍 | 第24-26页 |
| 2.3.2 弹载信号处理系统处理器总结 | 第26-27页 |
| 2.4 弹载信号处理系统互连技术分析 | 第27-30页 |
| 2.4.1 高速互连技术 | 第27-28页 |
| 2.4.2 高速互连总线总结 | 第28-30页 |
| 2.5 本章小结 | 第30-32页 |
| 第三章 弹载嵌入式信号处理系统设计 | 第32-40页 |
| 3.1 引言 | 第32页 |
| 3.2 弹载嵌入式信号处理总体设计 | 第32-36页 |
| 3.2.1 总体架构设计 | 第32-33页 |
| 3.2.2 系统性能指标 | 第33页 |
| 3.2.3 系统模块说明 | 第33-35页 |
| 3.2.4 系统高速互连设计 | 第35-36页 |
| 3.3 VPX机箱设计 | 第36-38页 |
| 3.3.1 机箱的材料和外观 | 第36-37页 |
| 3.3.2 机箱的特点 | 第37页 |
| 3.3.3 机箱的结构 | 第37-38页 |
| 3.4 本章小结 | 第38-40页 |
| 第四章 弹载嵌入式信号处理模块设计 | 第40-58页 |
| 4.1 引言 | 第40页 |
| 4.2 信号采集模块 | 第40-45页 |
| 4.2.1 技术指标 | 第40页 |
| 4.2.2 功能框图 | 第40-41页 |
| 4.2.3 FPGA模块设计 | 第41-42页 |
| 4.2.4 AD模块设计 | 第42-43页 |
| 4.2.5 时钟模块设计 | 第43-44页 |
| 4.2.6 电源模块设计 | 第44-45页 |
| 4.3 信号处理模块 | 第45-49页 |
| 4.3.1 技术指标 | 第45页 |
| 4.3.2 功能框图 | 第45-46页 |
| 4.3.3 A2F500模块 | 第46页 |
| 4.3.4 TMS320C6678模块设计 | 第46-47页 |
| 4.3.5 时钟模块设计 | 第47-48页 |
| 4.3.6 电源模块设计 | 第48-49页 |
| 4.4 主控接口模块 | 第49-54页 |
| 4.4.1 技术指标 | 第49页 |
| 4.4.2 功能框图 | 第49-50页 |
| 4.4.3 FPGA模块设计 | 第50-51页 |
| 4.4.4 子卡模块 | 第51-52页 |
| 4.4.5 时钟模块 | 第52-53页 |
| 4.4.6 电源模块 | 第53-54页 |
| 4.5 存储模块 | 第54-57页 |
| 4.5.1 技术指标 | 第54页 |
| 4.5.2 功能框图 | 第54-55页 |
| 4.5.3 存储模块设计 | 第55-56页 |
| 4.5.4 时钟模块设计 | 第56-57页 |
| 4.5.5 电源模块设计 | 第57页 |
| 4.6 本章小结 | 第57-58页 |
| 第五章 信号完整性仿真 | 第58-88页 |
| 5.1 引言 | 第58页 |
| 5.2 电源完整性仿真 | 第58-75页 |
| 5.2.1 直流压降仿真 | 第59-68页 |
| 5.2.2 交流耦合仿真 | 第68-75页 |
| 5.3 DDR3仿真 | 第75-85页 |
| 5.4 高速互联仿真 | 第85-87页 |
| 5.5 本章小结 | 第87-88页 |
| 第六章 总结与展望 | 第88-90页 |
| 参考文献 | 第90-92页 |
| 致谢 | 第92-94页 |
| 作者简介 | 第94-95页 |
