宽频脉冲码型发生器的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-14页 |
| ·课题背景及意义 | 第9-10页 |
| ·国内外研究现状及趋势 | 第10-11页 |
| ·脉冲信号基本参数 | 第11-12页 |
| ·论文内容安排 | 第12-14页 |
| 2 总体设计方案 | 第14-24页 |
| ·宽频脉冲发生器总体方案 | 第14-17页 |
| ·技术指标要求 | 第15-16页 |
| ·脉冲信号产生原理 | 第16-17页 |
| ·数字脉冲产生方案设计 | 第17-18页 |
| ·关键技术分析及解决途径 | 第18-23页 |
| ·脉宽连续可调技术 | 第18-20页 |
| ·宽频高精度时钟产生技术 | 第20-21页 |
| ·存储器的动态访问技术 | 第21-22页 |
| ·非线性调理技术 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 3 硬件电路设计 | 第24-45页 |
| ·可编程逻辑控制模块 | 第24-26页 |
| ·逻辑器件选型 | 第24-25页 |
| ·FPGA 主串模式配置 | 第25-26页 |
| ·数据通信接口模块 | 第26-29页 |
| ·USB 接口电路设计 | 第26-27页 |
| ·USB Slave FIFO 接口模式 | 第27-29页 |
| ·宽频高精度时钟产生电路 | 第29-35页 |
| ·DDS 芯片选型 | 第29-31页 |
| ·DDS+PLL 硬件电路 | 第31-35页 |
| ·SRAM 数据存储电路 | 第35-36页 |
| ·脉宽微调/补偿电路设计 | 第36-38页 |
| ·高速脉冲合成电路 | 第38页 |
| ·电源管理与电平转换设计 | 第38-42页 |
| ·电压调整与分配 | 第38-41页 |
| ·电平转换设计 | 第41-42页 |
| ·ECL高速电路设计 | 第42-44页 |
| ·本章小结 | 第44-45页 |
| 4 时序逻辑分析与设计 | 第45-61页 |
| ·链路层协议设计 | 第47-48页 |
| ·脉冲产生电路逻辑设计 | 第48-54页 |
| ·门控时钟与窄脉冲电路 | 第48-49页 |
| ·模式选择与使能输出模块 | 第49-51页 |
| ·延迟模块逻辑设计 | 第51-53页 |
| ·单脉冲/群脉冲模块设计 | 第53-54页 |
| ·时序逻辑控制设计 | 第54-60页 |
| ·USB 接口逻辑控制 | 第54-55页 |
| ·时钟模块逻辑设计 | 第55-57页 |
| ·SRAM 存取逻辑设计 | 第57-59页 |
| ·脉宽细调逻辑实现 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 5 仿真与性能测试 | 第61-74页 |
| ·逻辑电路仿真 | 第61-65页 |
| ·调试遇到的问题及解决方法 | 第65-66页 |
| ·性能测试与分析 | 第66-73页 |
| ·本章小结 | 第73-74页 |
| 6 总结与展望 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 攻读硕士学位期间发表的论文及取得的研究成果 | 第78-79页 |
| 致谢 | 第79-80页 |
