基于FPGA的SD UHS-Ⅱ卡控制器设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题来源 | 第9页 |
| ·论文研究的背景和意义 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·本文结构安排 | 第12-13页 |
| 第2章 SD 存储卡与主控制器相关规范 | 第13-25页 |
| ·SD 存储卡结构 | 第13-16页 |
| ·SD 管脚 | 第13-15页 |
| ·SD 存储卡基本寄存器 | 第15-16页 |
| ·SD 卡工作模式 | 第16-20页 |
| ·卡初始化模式 | 第17-19页 |
| ·数据传输模式 | 第19-20页 |
| ·SD 总线协议 | 第20-24页 |
| ·SD 卡工作模式 | 第21-22页 |
| ·SD 总线拓扑结构 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 SD 主控制器结构 | 第25-33页 |
| ·SD IO 模块 | 第25-26页 |
| ·时钟控制 | 第26-27页 |
| ·缓冲器控制 | 第27-29页 |
| ·SD 接口控制模块 | 第29页 |
| ·采样时钟调谐模块 | 第29-30页 |
| ·DMA 接口模块 | 第30-31页 |
| ·UHS-Ⅱ 接口模块 | 第31-32页 |
| ·SD 控制器驱动 | 第32页 |
| ·本章小结 | 第32-33页 |
| 第4章 SD 控制器主要模块设计 | 第33-52页 |
| ·时钟模块 | 第33-36页 |
| ·DCM 配置 | 第33-34页 |
| ·动态重配置状态机 | 第34-36页 |
| ·SD 命令与数据传输控制 | 第36-43页 |
| ·命令与响应控制 | 第36-39页 |
| ·数据传输控制 | 第39-43页 |
| ·采样时钟 Tuning | 第43-51页 |
| ·Tuning 原理与流程 | 第44-46页 |
| ·硬件模块设计 | 第46-51页 |
| ·本章小结 | 第51-52页 |
| 第5章 SD 主控制器 FPGA 验证 | 第52-57页 |
| ·FPGA 验证环境 | 第52-53页 |
| ·FPGA 验证 | 第53-55页 |
| ·速度对比 | 第55页 |
| ·本章小结 | 第55-57页 |
| 第6章 工作总结与展望 | 第57-59页 |
| ·工作总结 | 第57-58页 |
| ·展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
